• Samsung Electronics 与 AMD 于 2026 年 3 月 18 日签署备忘录，内容包括 AMD Instinct MI455X 的主要 HBM4 供应，以及面向 AMD EPYC Venice 和 AMD Helios 的先进 DRAM 与 DDR5。
  • 同一公告称双方只会讨论代工机会。文件没有披露制造授单、制程节点、AMD 产品、采购订单、数量、配额、交付日期或投产时间。

内存合作范围已经具体到产品

签约在三星平泽园区举行，AMD 首席执行官 Lisa Su 与 Samsung Electronics 首席执行官 Young Hyun Jun 出席。双方将就 AMD Instinct MI455X 加速器的主要 HBM4 供应达成协同，并为代号 Venice 的第六代 AMD EPYC 处理器提供先进 DRAM。

合作还包括针对 Venice 及 AMD Helios 机架级架构系统优化的高性能 DDR5。这比旧文笼统的“开发 AI 内存”更精确：公告明确了内存代际、加速器、CPU 代际与机架平台。

代工仍是选项，不是已经授出的项目

涉及制造时，承诺强度明显不同：Samsung 与 AMD 只会讨论代工机会，让三星可能为未来 AMD 产品提供服务。公告没有说明制程、产品、晶圆承诺、先进封装配额、采购订单、验证里程碑、交付日或投产日。

旧文进一步推断 AMD 可能在现有厂商之外启用三星，并借此实现制造多元化或供应韧性。备忘录既没有宣布供应商切换或第二来源，也没有把任何已公开 AMD 项目与三星代工良率问题的解决绑定。

规格是厂商陈述，不是已交付结果

三星称其 HBM4 采用第六代 10 纳米级 1c DRAM 制程和 4 纳米逻辑基础裸片，速度最高 13 Gbit/s、最大带宽 3.3 TB/s。这些是三星公布的设计规格与上限，不是 MI455X 出货量、系统基准测试、客户部署结果或 AMD Helios 中实测的能效。

AMD 在第一季度业绩稿中再次提到合作，包括 MI455X 的 HBM4 和 Venice 的先进 DRAM。这说明项目仍在路线图上，但没有披露任何数量、验证完成、交付、系统上市或已实现的客户收益。

既有关系明确，下一步要看执行

Samsung 与 AMD 表示双方已在图形、移动和计算领域合作近二十年。三星此前已是 AMD Instinct MI350X 与 MI355X 的主要 HBM3E 合作伙伴，因此 HBM4 计划是在既有内存关系上延伸。

后续证据应当可操作验证：内存资格验证是否完成、合同与实际交付数量、MI455X 和 Venice 的上市状态、Helios 集成数据，以及任何注明 AMD 产品和制程的代工授单。在此之前，元件规格和战略意向必须与出货、性能及客户结果分开。

后续观察点

  • AMD Instinct MI455X 的 HBM4 验证和承诺供应。
  • 合同数量、配额、出货日期和系统上市时间。
  • AMD EPYC Venice 与 AMD Helios 的 DDR5 验证。
  • 独立的带宽、功耗和可靠性结果。
  • 任何注明 AMD 产品、节点与投产时间的代工授单。
  • HBM3E 合作能否转化为大规模 HBM4 交付。

来源