Resumo

  • O encapsulamento conecta processamento e memória; não é apenas uma proteção para um chip pronto. A TSMC reconheceu falta de oferta em parte das etapas posteriores à fabricação.
  • O contrato de US$ 2 bilhões com a GlobalFoundries prepara interposers para 2028. O prazo de um servidor depende também das peças, da montagem e dos testes que vêm depois.

A palavra “encapsulamento” não faz justiça ao trabalho. Parece uma proteção colocada em torno de algo pronto. Num acelerador de IA, porém, a ligação entre os chips de processamento e a memória faz parte do que permite ao produto funcionar. É preciso trocar muitos dados, depressa, dentro de limites de espaço e de consumo de energia.

Essa ligação também precisa de capacidade industrial. Em 8 de outubro, a GlobalFoundries anunciou um acordo de fabricação de US$ 2 bilhões com a TSMC, com prazo inicial de cinco anos. O produto contratado não é um processador: são interposers de silício, componentes que ajudam a conectar chips num conjunto avançado.

Segundo o anúncio da GlobalFoundries, o aumento da produção em volume em Malta, no estado de Nova York, deve começar no primeiro semestre de 2028. O acordo atende ao ecossistema CoWoS da TSMC. Não representa US$ 2 bilhões declarados de investimento numa nova fábrica, nem informa quantos aceleradores sairão prontos. É uma contratação para uma parte do caminho.

O trabalho que sobra depois do silício

Na família CoWoS descrita pela TSMC, há mais de uma maneira de fazer as conexões. CoWoS-S usa um interposer de silício. CoWoS-R emprega camadas de redistribuição de polímero e cobre. CoWoS-L combina redistribuição com conexões locais de silício e outros elementos integrados.

As diferenças de projeto, tamanho, rendimento de fabricação e combinação de produtos mudam o resultado da linha. Por isso, uma estimativa em wafers por mês não equivale a uma contagem de aceleradores concluídos. E mais capacidade para fabricar os chips de processamento não cria, automaticamente, capacidade correspondente de montagem e testes.

Não se trata apenas de uma preocupação de quem observa de fora. Na teleconferência de 15 de outubro, C.C. Wei reconheceu alguma falta de oferta nas etapas posteriores à fabricação dos chips ao explicar o acordo com a GlobalFoundries. A empresa, portanto, já identificou uma restrição. A fala não quantifica atrasos, pedidos afetados ou a espera de um comprador específico.

Para uma fabricante de servidores, essa diferença aparece no calendário. Uma data de entrega depende de as peças e as etapas de produção estarem disponíveis em conjunto, não apenas de haver mais silício no começo do processo.

Uma fábrica anunciada, outra ampliada

Os projetos estão avançando, mas em momentos diferentes. A apresentação atual das instalações da TSMC informa que a companhia ampliou a capacidade de encapsulamento avançado em Chiayi e Tainan em 2025. Já existe, assim, uma declaração de expansão, e não somente uma antiga intenção de construir. A página não informa a produção qualificada de cada local.

No Japão, a previsão comunicada em outubro é iniciar a fabricação em volume de produtos de 3 nanômetros na segunda fábrica em 2028. A parte pública da reportagem de 7 de agosto da DIGITIMES aborda Kumamoto e atividades de encapsulamento avançado no país. O texto completo exige assinatura; a data de 2028 vem da declaração posterior da própria TSMC.

Já em Malta, a etapa prevista para 2028 é fabricar interposers. Acrescentar esse fornecedor pode ampliar as opções de abastecimento, sem significar que toda a montagem e os testes seguintes estejam disponíveis nos Estados Unidos. Uma lista de fábricas em países diferentes não revela, por si só, o percurso de um acelerador.

Também não demonstra que um chip feito fora de Taiwan necessariamente terá de cruzar o Pacífico. A rota depende de onde cada etapa será realizada. É justamente essa ligação entre os locais, e não só a quantidade de endereços, que interessa a quem precisa receber uma máquina.

A receita sobe; a unidade de medida continua importando

Os resultados do terceiro trimestre de 2026 mostram uma operação forte. A receita foi de US$ 46,72 bilhões, acima da faixa prevista de US$ 44,6 bilhões a US$ 45,8 bilhões. A margem bruta chegou a 66,4% e a operacional a 58,7%. Para o quarto trimestre, a empresa prevê receita de US$ 52,3 bilhões a US$ 54,3 bilhões, margem bruta entre 65% e 67% e operacional entre 56,5% e 58,5%.

Em outubro, o orçamento anual de investimento em capacidade e instalações era de US$ 60 bilhões a US$ 64 bilhões. A faixa de US$ 52 bilhões a US$ 56 bilhões citada em julho é uma previsão anterior. O total mais alto mostra a dimensão do esforço, mas não identifica o espaço disponível para um produto numa linha de encapsulamento.

O perfil da receita tampouco resolve essa conta. No terceiro trimestre, processos de 7 nanômetros e menores responderam por 79% da receita de wafers; computação de alto desempenho respondeu por 68% da receita total. São percentuais com bases distintas, não medidas de conjuntos acabados.

Uma série de capacidade parece oferecer uma resposta mais direta. A TechTimes publicou em 11 de julho cerca de 35 mil wafers CoWoS por mês no fim de 2024, 75 mil no fim de 2025 e uma meta de 125 mil a 130 mil no fim de 2026, atribuindo os números à TrendForce.

O link usado como referência, porém, leva a uma notícia de 15 de junho da TrendForce que cita outro jornal. Nela, a projeção para 2026 é de 120 mil a 140 mil wafers mensais na TSMC, mais 50 mil a 60 mil em parceiros de montagem e testes. A página também informa que a redação opera de forma independente da equipe de pesquisa.

A sequência histórica exata citada em julho não aparece ali. Trata-se de uma diferença na atribuição, não de uma prova de qual previsão acabará correta. O método original não foi verificado. TSMC sozinha, TSMC com parceiros e o mercado inteiro podem gerar números diferentes; perder essa distinção no planejamento muda o que se espera receber, mesmo sem erro de aritmética.

O adiantamento não responde a tudo

Há dinheiro de clientes comprometido com a capacidade industrial. O Form 20-F de 2025 descreve acordos de pagamentos antecipados para assegurar determinada capacidade de fabricação, com devolução ou compensação de contas a receber conforme as condições e o que for acordado.

Isso torna concreta a ideia de reserva. Não revela a cota de encapsulamento de um comprador identificado, multas de cancelamento ou uma garantia de entrega de aceleradores completos. O mesmo documento informa que o maior cliente representou 19% da receita de 2025, o segundo 17% e os dez maiores 78%. A concentração comercial é conhecida; a ordem de atendimento no encapsulamento não se deduz desses percentuais.

Enquanto espera pelo equipamento, um cliente pode assumir outras obrigações: contratar energia, iniciar uma obra, prometer uma entrega. Uma falta de sincronização na fabricação pode dificultar o cumprimento desses compromissos. É uma exposição possível, não o relato de um prejuízo comprovado em alguma empresa.

A TSMC está ampliando sua capacidade. O contrato de interposers mostra que a expansão também precisa alcançar o que fica entre os chips. Para quem espera um servidor, a boa notícia só se transforma em prazo quando as partes conseguem chegar juntas ao fim da linha.

Referências preservadas

O antigo link do anúncio de Chiayi permanece disponível como referência anterior, mas seu texto não pôde ser recuperado nesta atualização. A expansão de 2025 é informada na apresentação atual das instalações. O arquivo de relatórios anuais e o índice de documentos da SEC também foram mantidos. Os dados sobre clientes e adiantamentos vêm do formulário de 2025 publicado pela TSMC, não de uma inferência baseada nesses índices.