• Samsung Electronics et AMD ont signé le 18 mars 2026 un protocole portant sur l’approvisionnement principal en HBM4 de l’AMD Instinct MI455X et sur la DRAM et la DDR5 destinées à AMD EPYC Venice et AMD Helios.
  • Le même communiqué indique que les entreprises vont seulement discuter d’opportunités de partenariat en fonderie. Il ne révèle ni attribution de fabrication, ni nœud, produit AMD, commande, volume, allocation, livraison ou date de démarrage.

Un périmètre mémoire précisément nommé

L’accord a été signé sur le site Samsung de Pyeongtaek en présence de Lisa Su, directrice générale d’AMD, et de Young Hyun Jun, directeur général de Samsung Electronics. Les groupes s’alignent sur l’approvisionnement principal en HBM4 du GPU AMD Instinct MI455X et sur des solutions DRAM avancées pour les processeurs AMD EPYC de sixième génération, nom de code Venice.

Ils prévoient aussi une DDR5 haute performance optimisée pour Venice et les systèmes fondés sur l’architecture rack AMD Helios. Ce cadre est plus précis que l’ancienne formule de « mémoire IA »: il nomme les générations de mémoire, l’accélérateur, le processeur et la plateforme.

La fonderie demeure une option, pas un marché attribué

Le niveau d’engagement change lorsqu’il est question de fabrication: Samsung et AMD vont seulement discuter d’opportunités permettant à Samsung de fournir éventuellement des services de fonderie à de futurs produits AMD. Aucun procédé, produit, engagement de tranches, capacité de packaging, bon de commande, jalon de qualification ou calendrier de production n’est nommé.

L’ancien texte extrapolait l’ajout de Samsung aux fabricants existants d’AMD, une diversification et une meilleure résilience d’approvisionnement. Le protocole n’annonce ni changement de fournisseur ni seconde source et ne lie aucun programme AMD divulgué à la résolution d’un problème de rendement en fonderie.

Des spécifications déclarées, pas des résultats livrés

Samsung affirme que sa HBM4 associe un procédé DRAM 1c de classe 10 nm et une puce logique de base de 4 nm, avec jusqu’à 13 Gbit/s et une bande passante maximale de 3,3 To/s. Ce sont des spécifications et plafonds annoncés par Samsung, pas un volume de MI455X livré, un benchmark système, un déploiement client ou une efficacité mesurée dans AMD Helios.

AMD a réitéré la collaboration dans ses résultats du premier trimestre, en citant la HBM4 pour MI455X et la DRAM avancée pour Venice. Cette mention confirme la présence du programme dans la feuille de route, mais ne publie aucun volume, fin de qualification, livraison, disponibilité système ou bénéfice client constaté.

La relation est ancienne; l’exécution devient le test

Samsung et AMD revendiquent près de vingt ans de collaboration dans le graphisme, le mobile et l’informatique. Samsung était déjà le partenaire HBM3E principal des AMD Instinct MI350X et MI355X: le projet HBM4 prolonge donc une relation mémoire existante.

Les prochaines preuves devront être opérationnelles: qualification achevée, quantités contractées et livrées, disponibilité de MI455X et Venice, données d’intégration Helios et éventuel contrat de fonderie avec produit et procédé nommés. D’ici là, spécifications et intention stratégique doivent rester distinctes des livraisons et résultats.

Points à surveiller

  • Qualification HBM4 et engagement d’approvisionnement pour AMD Instinct MI455X.
  • Volumes contractés, allocations, dates d’expédition et disponibilité système.
  • Validation DDR5 pour AMD EPYC Venice et AMD Helios.
  • Mesures indépendantes de bande passante, consommation et fiabilité.
  • Éventuel contrat de fonderie avec produit AMD, nœud et calendrier.
  • Passage de la continuité HBM3E à des livraisons HBM4 à grande échelle.

Sources