Résumé

  • L'UCIe établit des règles communes pour la couche physique, l'adaptateur, les protocoles et la gestion des liaisons entre dies; la fonction, l'assemblage et la responsabilité des fournisseurs restent hors de son mandat
  • De la version 1.0 à la 3.0, le standard a intégré des options d'assemblage moins coûteuses, la surveillance automobile, le support 3D, ainsi que la gestion et l'exploitation à 64 GT/s
  • Sa valeur commerciale se manifestera dans des profils de conformité reproductibles, des assemblages multi-fournisseurs réellement pris en charge et une responsabilité claire lorsqu'un système partagé tombe en panne

La version à 64 GT/s a transformé la course à la vitesse en une question de système

Le 5 août 2025, un consortium de normalisation qui n'existait publiquement que depuis un peu plus de trois ans a publié sa troisième spécification majeure. L'Universal Chiplet Interconnect Express, ou UCIe, a ajouté 48 et 64 gigatransferts par seconde aux classes de canaux pour l'assemblage standard et avancé. La version a également étendu la portée du chemin latéral à basse vitesse, élargi la transmission raw continue et ajouté des contrôles de gestion. La vedette, c'était la vitesse.

L'histoire la plus conséquente était la tentative de faire fonctionner un assemblage composé de plusieurs dies conçus indépendamment comme un système unique gouvernable.

La distinction compte, car une liaison plus rapide n'est qu'une partie d'un produit à base de chiplets. L'acheteur doit encore savoir ce que fait chaque die, combien il consomme, comment il est refroidi, quel logiciel le découvre, comment le firmware est mis à jour, ce qui se passe quand un composant tombe en panne et quel fournisseur prend la garantie. L'UCIe fournit des règles communes pour déplacer des informations entre les dies et pour une partie du travail de gestion autour de ce flux. À elle seule, elle ne transforme pas un plateau de silicium sans rapport en un processeur fini.

Le langage public du consortium évoque un « écosystème ouvert de chiplets ». L'expression est utile comme ambition, mais elle peut être confondue avec la description d'un marché déjà existant. Le registre public examiné pour ce profil ne fournissait ni recensement indépendant complet des assemblages UCIe multi-fournisseurs en expédition, ni liste universelle de produits certifiés, ni catalogue dans lequel un concepteur pourrait choisir des dies interchangeables. Il montrait des spécifications, l'activité des membres, de la formation à la mise en œuvre et des démonstrations.

Ce sont des étapes nécessaires, mais elles ne valent pas preuve d'achats et d'une production reproductible.

La question centrale est donc plus étroite que de savoir si les chiplets vont devenir importants. Ils comptent déjà comme moyen de partitionner des systèmes complexes. La question est de savoir quelle modularité une liaison commune peut créer lorsque l'assemblage qui l'entoure reste un objet d'ingénierie étroitement intégré. L'UCIe peut devenir la langue commune à la frontière entre les dies et laisser malgré tout aux fournisseurs l'essentiel du système physique et des relations commerciales. C'est pourquoi l'interface doit être évaluée comme une chaîne de transferts, et non comme une promesse unique d'interchangeabilité.

Le mot interchangeabilité condense plusieurs tests différents. Le premier est électrique: les émetteurs, les récepteurs et le canal de l'assemblage parviennent-ils à établir une liaison selon le même profil physique? Le deuxième est protocolaire: les deux extrémités comprennent-elles le même mappage PCIe, CXL ou raw? Le troisième est opérationnel: l'assemblage peut-il découvrir, tester, surveiller et mettre à jour les dies grâce à des fonctions de gestion compatibles? Le quatrième est fonctionnel et orienté logiciel: le chiplet expose-t-il un comportement que le firmware, les pilotes et les applications savent utiliser?

Le cinquième est commercial: l'acheteur peut-il obtenir la pièce avec suffisamment de preuves de test, de volume, de support et de garantie pour l'intégrer dans un produit?

L'UCIe traite directement des deux premières et progresse sur la troisième. Elle peut rendre la négociation électrique, le transport des protocoles et les transferts de gestion moins dépendants d'une conception bilatérale privée. La quatrième couche relève en partie du PCIe, du CXL et du logiciel spécifique au produit. La cinquième appartient aux fournisseurs, aux fonderies, aux maisons d'assemblage et aux acheteurs.

Mélanger les couches produit deux erreurs opposées. L'une écarte le standard parce qu'il ne crée pas un marché fini, ignorant la valeur qui consiste à lever une barrière physique et protocolaire qui se répète. L'autre déclare le marché complet parce que deux dies parviennent à établir une liaison conforme, ignorant toutes les décisions nécessaires pour transformer cette liaison en un système pris en charge.

Une évaluation professionnelle doit dire quelle promesse a été prouvée. Une démonstration d'interface physique prouve moins qu'un appariement de protocole. L'appariement prouve moins qu'un assemblage administrable pendant tout le cycle de vie. Un assemblage administrable prouve moins qu'un composant remplaçable sans nouveau logiciel ni nouveau contrat. Cette hiérarchie n'est pas une critique de l'UCIe; c'est la façon la plus claire de montrer ce que le consortium contrôle et ce qu'il laisse au marché.

La vision en cinq couches explique aussi pourquoi le progrès peut être réel sans ressembler à des achats plug-and-play. Une nouvelle version peut renforcer les trois premières promesses tandis que la quatrième et la cinquième mûrissent lentement. Le marché des chiplets ne naîtra pas d'une annonce. Il sera construit par une séquence de transferts plus étroits qui deviennent suffisamment reproductibles pour mériter confiance.

Les chiplets déplacent la complexité du silicium vers l'assemblage

Une puce monolithique regroupe les fonctions du système dans un grand morceau de silicium. Cela peut simplifier la communication interne, mais oblige toutes les fonctions à suivre un seul plan de fabrication. À mesure que les pressions de conception, les masques et le rendement s'accentuent sur les nœuds avancés, placer chaque bloc dans un grand die devient coûteux et difficile. Les chiplets offrent une autre voie: calcul, mémoire, entrées-sorties, fonctions analogiques, sécurité et accélérateurs peuvent être séparés, fabriqués dans les procédés les plus adaptés et réunis dans un system-in-package.

Le partitionnement n'élimine pas la complexité; il en déplace une partie du die vers l'assemblage. Chaque frontière nécessite signalisation, horloge, gestion des erreurs, alimentation, planification thermique, couverture de test et comportement visible par le logiciel. Un grand die monolithique peut perdre du rendement en grandissant; un assemblage multidié peut perdre de la valeur parce qu'un composant intégré est défectueux, en limite ou mal assemblé. Le concepteur gagne l'option de combiner des nœuds de procédé et de réutiliser des blocs, mais accepte de nouvelles dépendances au niveau de l'assemblage.

C'est pourquoi « modulaire » exige de la prudence. Une carte de circuit imprimé est modulaire en partie parce que les composants ont des formats physiques standardisés, des conventions électriques, des fonctions détectables et des conditions commerciales matures. Les fournisseurs publient des fiches techniques, les distributeurs tiennent des stocks et les intégrateurs comprennent les sockets, les connecteurs et les frontières de panne. Un chiplet dans un assemblage avancé fonctionne dans un environnement beaucoup plus contraint, avec une marge d'erreur plus faible.

Il peut partager l'alimentation, la chaleur, la gestion et les canaux haute vitesse avec son voisin, sans possibilité d'inspection ou de remplacement après l'assemblage comme pour un composant de carte.

L'UCIe affronte l'une des frontières récurrentes les plus difficiles: la liaison courte et dense entre les dies. La normaliser peut réduire les conceptions d'interface dupliquées et donner aux outils, aux fournisseurs de propriété intellectuelle et aux entreprises de systèmes une cible commune. Cela ne fait pas disparaître les autres problèmes. La valeur du standard vient de la réduction d'une classe spécifique d'ingénierie bilatérale, et non de la transformation de l'assemblage en une collection lâche de parties indépendantes.

Avant une interface commune, une entreprise pouvait diviser un système en plusieurs dies et rester verticalement intégrée. La liaison pouvait être conçue selon les hypothèses électriques, de protocole, de procédé d'assemblage et de flux de test d'un seul fournisseur. Cela donne la liberté d'optimiser la latence, l'énergie et la surface d'un produit spécifique, mais rend difficile l'entrée d'un autre fournisseur sans apprendre et mettre en œuvre un contrat privé.

Le piège est autant économique que technique. Une entreprise peut qualifier son produit de « à base de chiplets » sans rendre le module utile disponible à des tiers. La réutilisation se produit entre ses propres générations pendant que le marché extérieur voit un assemblage fermé. L'architecture est modulaire à l'intérieur de la frontière de l'entreprise et indivisible à l'extérieur.

Les fondateurs de l'UCIe ont tenté de créer une frontière commune sans dicter le système complet. Le consortium définit le comportement de la couche physique, un adaptateur et des mappages de protocole. Les fournisseurs choisissent toujours ce que fait le chiplet, comment l'assemblage est construit et quelles fonctions il expose. La couche commune doit être assez fine pour accueillir des produits distincts et assez détaillée pour que des implémentations indépendantes de la liaison répondent à la même spécification.

L'équilibre est difficile. Un standard qui spécifie peu laisse chaque appariement comme une intégration sur mesure; un standard qui spécifie trop peut figer des choix, favoriser les premiers implémenteurs ou réduire la différenciation. L'expansion rapide de l'UCIe — des fondamentaux de liaison et de protocole vers la gérabilité, le DFx et la 3D — montre que la frontière d'origine ne suffisait pas pour un assemblage opérationnel complet. Le consortium a dû normaliser davantage de transferts à mesure que le marché découvrait où des hypothèses privées bloquaient encore la réutilisation.

Des entreprises rivales ont créé une entité à but non lucratif autour d'une frontière délibérément étroite

L'UCIe a été lancée publiquement le 2 mars 2022 avec la version 1.0. L'Universal Chiplet Interconnect Express, Inc. a été constituée dans le Delaware comme organisation à but non lucratif le 2 août et a ouvert une structure d'adhésion formelle. Le groupe promoteur réunissait des entreprises de processeurs, de cloud, des fonderies, de l'assemblage et du test, de la mémoire et des accélérateurs. Le matériel actuel cite AMD, ASE, Alibaba Cloud, Arm, Google Cloud, Intel, Meta, Microsoft, NVIDIA, Qualcomm, Samsung et TSMC.

L'ampleur est le plus grand atout institutionnel du consortium. Une liaison entre dies ne devient utile pas seulement grâce à l'action d'un concepteur de processeurs. Les fonderies ont besoin de canaux et de règles qu'elles puissent fabriquer. Les entreprises d'assemblage et de test ont besoin de flux qualifiables. Les fournisseurs d'EDA et d'IP ont besoin de spécifications convertibles en contrôleurs, PHY et produits de vérification. Les entreprises de cloud et de systèmes ont besoin que les assemblages répondent à des charges réelles.

Le même groupe réunit des incitations concurrentes. Un hyperscaler peut vouloir des blocs réutilisables tout en préservant son architecture privée. Une fonderie peut soutenir la liaison commune tout en gardant propriétaires ses kits de conception, sa capacité et son savoir-faire de procédé. Une entreprise de processeurs peut gagner avec plus de fournisseurs tout en disposant de liaisons internes supérieures dans des usages choisis. Le consortium crée la salle où ces parties s'accordent sur une frontière; il ne rend pas leurs intérêts identiques.

C'est pourquoi l'adhésion ne doit pas être lue comme une preuve de déploiement. Le logo de promoteur montre une participation à la gouvernance et au travail technique. Un contributeur peut fournir des outils ou de l'IP. Un adoptant peut seulement évaluer la spécification. Aucune catégorie, isolément, ne prouve qu'un assemblage de production utilise des chiplets UCIe indépendants ni que les pièces sont commercialement interchangeables. Cette frontière institutionnelle n'a de valeur que si la pile technique reste utilisable avec différents choix d'assemblage.

Le conseil actuel liste Debendra Das Sharma (Intel) comme président du conseil, Cheolmin Park (Samsung) comme président, Dong Wei (Arm) comme secrétaire et Lihong Cao (ASE Group) comme trésorier. D'autres administrateurs représentent Google Cloud, Qualcomm, Alibaba Cloud, Meta, TSMC, AMD et NVIDIA. Ce sont des fonctions exercées au sein des organisations membres, et non une propriété personnelle de la spécification ni un crédit exclusif pour son contenu.

La structure à but non lucratif donne une base juridique à l'adhésion, aux accords de propriété intellectuelle et au travail technique. Les niveaux promoteur, contributeur et adoptant créent des formes distinctes de participation. Les exemplaires publics d'évaluation permettent à des tiers de découvrir l'architecture, mais les conditions distinguent l'étude des droits plus larges de mise en œuvre et d'adhésion. La licence est limitée à l'évaluation interne et ne présente pas la spécification comme une conception de domaine public libre de brevets.

Cette frontière pèse sur les fournisseurs plus petits. Le document public réduit le coût de compréhension des exigences, mais il n'élimine pas l'incertitude juridique, n'offre pas automatiquement d'outils de vérification et ne finance pas l'ingénierie haute vitesse. Une startup peut lire la même spécification qu'un promoteur sans avoir le même portefeuille de brevets, les mêmes relations d'assemblage ni le même budget de validation.

L'UCIe est soutenue par ses membres, mais le registre public utilisé dans ce profil n'inclut ni revenus audités, ni réserves, ni effectifs, ni dépenses par génération. Cela limite les affirmations sur l'échelle financière de l'organisation, pas sur la valeur économique autour du standard.

Le travail coûteux se fait chez les membres et les fournisseurs. Les entreprises de semi-conducteurs créent des contrôleurs et des dies; les fournisseurs d'interface physique construisent de l'IP réutilisable; les sociétés d'EDA ajoutent de la modélisation et de la vérification; les fonderies et les assembleurs développent des procédés; les entreprises de systèmes paient l'intégration, la qualification et le logiciel. Une liaison commune réduit la duplication, mais l'économie apparaît dans le produit, pas dans les revenus du consortium.

L'adhésion répartit aussi droits et risques. Les promoteurs et les contributeurs participent au développement dans le cadre des accords du consortium. L'accès public d'évaluation montre la spécification, tandis que les droits de mise en œuvre et les protections d'IP dépendent des instruments applicables. Le résultat est une référence technique ouverte entourée d'une économie d'adhésion structurée pour la mise en œuvre.

Cela compte pour la durabilité. Le consortium n'a pas besoin des revenus d'un fabricant de puces; il a besoin d'un soutien continu pour maintenir les spécifications, résoudre les interprétations, développer la conformité et coordonner la prochaine génération. Le risque n'est pas l'échec courant d'un produit, mais la décision qu'une voie propriétaire rapporte davantage ou que le coût de qualification croît plus vite que la valeur de l'interopérabilité.

La spécification réutilise des protocoles matures et laisse l'assemblage entre les mains des fabricants

La première spécification n'a pas tenté d'inventer toute transaction de haut niveau. Elle a défini une liaison physique et un adaptateur capables de transporter des familles établies, comme PCI Express et Compute Express Link, ainsi que du trafic raw. Elle a ainsi relié une nouvelle frontière d'assemblage à des modèles logiciels et périphériques que les développeurs connaissaient déjà.

Le PCIe fournit des sémantiques familières hôte-périphérique et d'E/S. Le CXL ajoute la mémoire cohérente et le cache dans les systèmes compatibles. L'UCIe ne remplace ni l'un ni l'autre; elle permet à leurs paquets et à leurs significations de traverser les dies dans le même assemblage. Une fonction déplacée du die principal peut apparaître dans l'environnement d'énumération et de logiciel existant sans exiger un nouveau modèle hôte simplement parce qu'elle a changé de position physique.

Le bénéfice est la continuité, pas la compatibilité automatique. L'assemblage a toujours besoin de firmware, d'énumération, de politique mémoire, de gestion des erreurs et d'un logiciel qui comprennent le protocole. Deux liaisons UCIe peuvent être électriquement compatibles tandis que l'une transporte du PCIe, l'autre du CXL et une troisième des messages raw. Un système d'exploitation qui connaît une classe de périphérique peut ignorer la fonction d'un autre chiplet.

Réutiliser des sémantiques matures place aussi l'UCIe dans une chaîne de dépendances. Les évolutions du PCIe ou du CXL influencent les mappages futurs. Le concepteur doit qualifier la liaison et le protocole supérieur. La conformité du transport ne corrige pas une erreur de cohérence ni un pilote manquant. Le standard rend un contrat logiciel existant portable à travers une nouvelle frontière physique; il ne le rend pas trivial.

L'architecture de l'UCIe est en couches. La couche physique gère le canal électrique court entre les dies. Un adaptateur Die-to-Die gère la liaison et fait le médiateur du trafic entre le physique et les protocoles supérieurs. Au-dessus se trouvent les mappages qui donnent une signification visible au logiciel. Cette séparation soutient la portabilité: une même architecture de liaison peut transporter plusieurs types de trafic sans attacher un protocole à une technologie d'assemblage.

L'adaptateur n'est pas une enveloppe passive. La recherche le décrit comme traitant la gestion, les erreurs, la répétition et l'adaptation de protocole. Cela compte parce que la frontière entre les dies ne peut pas agir comme un fil non fiable caché au logiciel. L'assemblage doit établir la liaison, signaler ses capacités et contenir les pannes avant qu'une couche supérieure ne fasse confiance au chemin.

Les couches créent aussi des points de divergence. Une interface physique peut ne supporter qu'un certain débit ou une certaine classe; l'adaptateur peut implémenter différents ensembles de fiabilité et de gestion; le moteur de protocole peut supporter le PCIe mais pas le CXL; le fournisseur peut n'exposer que le sous-ensemble nécessaire. « UCIe » identifie une famille de spécifications, pas un ensemble uniforme de fonctionnalités.

Pour les acheteurs et les intégrateurs, la question utile n'est pas de savoir si le périphérique prend en charge l'UCIe, mais quelle génération, quelle classe, quel débit, quelle largeur, quel mappage, quelle fonction de gestion et quelle condition de test ont été implémentés. Le standard devient une infrastructure opérationnelle lorsque ces détails peuvent être déclarés, testés et comparés. Jusque-là, une affirmation générale en dit moins qu'il n'y paraît.

L'alignement des versions a sa propre charge d'intégration. Une entreprise de systèmes peut qualifier un contrôleur pour une génération de l'UCIe et une classe d'assemblage, tandis qu'un nouveau chiplet arrive avec des options plus récentes. La découverte et la négociation de capacités identifient l'ensemble commun, mais ne créent pas une fonction absente d'un côté. Les équipes produit ont besoin d'une intersection prise en charge: débits, protocoles, fonctions de gestion et comportement de repli déclarés et stables à travers les révisions de firmware et de silicium.

Découvrir l'incompatibilité après que les dies ont été engagés dans un assemblage coûte beaucoup plus cher que de la trouver sur un connecteur de carte.

La portabilité du logiciel suit le même schéma. Les mappages PCIe et CXL peuvent préserver des modèles de périphérique connus, tandis que le mode raw ou les données de gestion spécifiques à un fournisseur réintroduisent du travail sur mesure. Un assemblage peut énumérer correctement et exiger quand même de nouveaux pilotes, du firmware, des descriptions de topologie ou des politiques de panne. Le test pratique consiste à savoir si un même contrat logiciel survit au remplacement d'un fournisseur et à la révision suivante du produit, et pas seulement si le logiciel a reconnu le die une fois.

L'UCIe fournit le transport et la structure de capacités; la nomenclature fonctionnelle et la politique de cycle de vie doivent venir d'autres standards ou d'accords explicites.

Le consortium définit deux grandes classes. L'UCIe-S vise l'assemblage standard, avec des approches moins denses et moins coûteuses. L'UCIe-A vise l'assemblage avancé, avec un pas de bumps plus petit et une densité de bande passante plus élevée. Ainsi, une famille de spécifications sert des produits qui ne justifient pas le même interposer, le même bridge ou le même bonding.

C'est un choix commercial important. Un standard limité à l'assemblage le plus coûteux aurait de fortes performances, mais un marché étroit. Un standard réservé aux substrats organiques courants pourrait perdre la densité exigée par le calcul avancé. Les deux classes reconnaissent que l'interopérabilité doit fonctionner sous des coûts et des contraintes physiques différents.

Les contraintes ne disparaissent pas. Les assemblages standard et avancés ont des budgets de canal, des cartes de bumps et des tolérances différents. Une conception qualifiée en UCIe-A ne peut pas être déplacée intacte vers l'UCIe-S. Le fabricant choisit toujours l'interposer, le bridge, le substrat organique, le bonding hybride ou une autre construction. Les règles des fonderies et des OSAT restent décisives.

Le résultat est un choix borné par des frontières claires. L'UCIe offre un vocabulaire commun pour deux environnements et permet une implémentation propre au procédé. Elle ne promet pas qu'un chiplet conçu pour l'un sera économique, mécaniquement compatible ou qualifié électriquement dans l'autre. La classe d'assemblage fait partie de l'identité du produit.

L'UCIe 3.0 a porté le débit maximal par lane de 32 GT/s à 48 et 64 GT/s dans les deux classes. Cela peut augmenter la bande passante agrégée sans augmenter d'autant les connexions sur le bord du die, ce qui est attrayant en IA et en HPC, où le calcul, la mémoire et les accélérateurs échangent de grands volumes sur un périmètre limité.

Un débit de spécification n'est pas un résultat mesuré du produit. La bande passante utile dépend du nombre de lanes, du codage, de l'overhead, de la qualité du canal, du contrôleur et du motif de trafic. L'énergie par bit dépend de l'implémentation et des conditions; le rendement dépend de la fabrication et du test répété de tout le canal. La mention « 64 GT/s » prouve que le mode a été défini, pas que chaque assemblage l'exécutera économiquement.

Le mode plus rapide intensifie la vérification. L'intégrité du signal, la marge de temporisation, le routage et la thermique deviennent plus difficiles avec la densité. Quelque chose peut fonctionner en démonstration et rencontrer un vieillissement, une tension et une température différents en production. La formation et les démos montrent des progrès, pas un historique universel de fiabilité sur le terrain.

C'est là que valeur et limite se rencontrent. Une cible commune de 64 GT/s concentre l'investissement et rend les problèmes comparables, mais elle doit encore survivre à la réalité physique de chaque assemblage.

La gestion est devenue aussi importante que la bande passante

Les canaux rapides transportent la charge, mais l'assemblage multidié a aussi besoin d'un chemin lent pour le contrôle et la gestion. L'UCIe inclut un mécanisme sideband séparé. La version 3.0 a étendu la portée définie jusqu'à 100 millimètres dans les conditions pertinentes, ce qui offre plus de flexibilité dans la disposition interne des composants gérés.

Un composant peut avoir besoin d'être découvert, interrogé ou placé dans un état sûr avant que la liaison rapide soit prête. La gestion ne doit pas dépendre entièrement du chemin qu'elle tente de diagnostiquer. Une signalisation à faible latence et des contrôles d'urgence sont importants lorsque des chiplets partagent des ressources et que l'un d'eux se comporte de manière inattendue.

La portée élargie ne promet pas que le canal à 64 GT/s suive la même géométrie. Les chemins sideband et de données ont des finalités et des exigences électriques distinctes. La gestion peut parcourir une distance interne plus grande tout en gardant des liaisons rapides courtes et denses.

En termes de système, le sideband montre que l'intégration ne s'arrête pas au transfert de données. L'assemblage a besoin d'un plan opérationnel. Le standard fournit la route commune, mais chaque fournisseur définit encore une grande partie de l'état, de la politique et des corrections derrière les messages. Un nerf commun ne fait pas rapporter le même diagnostic à tous les organes.

Publiée le 8 août 2023, l'UCIe 1.1 a ajouté la surveillance de santé automobile et des options pour des configurations moins coûteuses. Elle est restée rétrocompatible au sein de la famille et a élargi la cible au-delà des assemblages hautes performances les plus coûteux.

Les systèmes automobiles donnent un poids différent à la surveillance, à la fiabilité et aux longues périodes de service. Inclure la santé a reconnu que la liaison peut fonctionner là où la panne latente et le diagnostic sur le terrain comptent autant que la bande passante maximale. Les options moins coûteuses ont répondu à la pression inverse: l'interopérabilité a peu de portée si elle n'exige qu'un assemblage premium.

Une fonction dans la spécification ne prouve pas l'adoption par une industrie. Les plateformes véhiculaires, les cycles de qualification et la responsabilité des fournisseurs échappent au contrôle de l'UCIe. L'importance de la 1.1 tient à la direction: le consortium apprenait déjà qu'une liaison commune avait besoin de flexibilité d'assemblage et de signaux de cycle de vie pour servir plus qu'un créneau.

Le standard s'est poursuivi en 2.0 et 3.0. Chaque génération a normalisé une autre partie de l'intégration auparavant laissée à un accord privé. La spécification a grandi parce que les problèmes les plus difficiles se trouvaient autour de la liaison d'origine et à l'intérieur de celle-ci. À partir de la deuxième grande révision, le défi n'était plus seulement d'établir la liaison, mais d'inclure l'exploitation de l'assemblage pendant tout le cycle de vie.

L'UCIe 2.0, publiée le 6 août 2024, a ajouté une architecture de gérabilité et le support de l'assemblage 3D. Le travail couvrait la découverte, le test, la télémétrie, les opérations de firmware, le débogage et le contrôle du cycle de vie entre plusieurs dies. Il incluait un Management Transport Protocol et une architecture de conception pour le test, le débogage et la télémétrie, regroupée sous l'acronyme DFx.

Cela a changé de façon importante la définition de l'interopérabilité. Un assemblage peut transporter correctement des données et rester impossible à exploiter. Les équipes de fabrication doivent tester les dies avant et après l'assemblage; le firmware doit identifier les versions et coordonner les mises à jour; les opérateurs ont besoin de télémétrie et d'isolation des pannes; le concepteur doit savoir si un composant défectueux peut être contenu sans tout faire tomber.

L'architecture commune offre un transport et un modèle structurel partagés. Elle ne définit pas chaque objet de gestion, chaque politique de mise à jour ni chaque procédure de service. Un fournisseur peut exposer une télémétrie détaillée, un autre seulement un état minimal. L'entreprise de systèmes peut autoriser une mise à jour coordonnée ou limiter l'assemblage à des images approuvées. Le standard rend possibles les messages entre fournisseurs, mais maintient la frontière de politique entre eux.

Le test pratique, c'est la responsabilité. Si la télémétrie signale une liaison marginale, qui diagnostique: le fournisseur du die, l'assembleur ou l'entreprise de systèmes? Si une mise à jour change le comportement, qui requalifie l'assemblage? L'UCIe 2.0 a créé le lieu technique pour poser ces questions, pas la réponse contractuelle.

La conception pour le test, le débogage, la télémétrie et d'autres fonctions du cycle de vie semblent des sujets d'usine. Dans un système multidié, ils font partie de l'architecture. L'assemblage peut contenir des dies fabriqués avec des procédés différents, fournis par des entreprises distinctes et testés avec leurs propres méthodes internes. Après l'assemblage, il faut déterminer si une panne appartient au die, à la liaison, au canal, à l'alimentation partagée ou au logiciel qui coordonne tout.

L'architecture DFx tente de donner une base commune. Le chemin de gestion transporte l'état et le diagnostic; le test et le débogage peuvent utiliser un modèle partagé au lieu d'une connexion propriétaire pour chaque paire. Cela réduit les transferts sur mesure et facilite la préservation des preuves pendant la fabrication et l'exploitation.

Le standard ne crée pas une observabilité absente du chiplet et ne garantit pas que le signal indique la cause racine. Un die peut signaler une erreur provoquée par du bruit d'alimentation ailleurs. La liaison peut se ré-entraîner autour d'une condition marginale sans révéler à quel point elle est proche de la panne. L'assembleur peut voir un problème de rendement qui n'apparaît pas dans le laboratoire de l'intégrateur. Un transport commun déplace les preuves; il ne les rend pas complètes.

Le DFx modifie aussi la frontière commerciale. La couverture de test, l'accès à la télémétrie et le contrôle du firmware peuvent devoir entrer dans la spécification d'achat. Un die conforme sans diagnostic accessible peut valoir moins qu'un die propriétaire avec un meilleur support de cycle de vie. L'architecture ouvre la voie; la qualité de la gestion reste une décision produit.

L'intégration 3D élargit l'espace de conception et la surface de panne

La même génération a ajouté le support de l'assemblage 3D, y compris des dies empilés verticalement et des connexions très courtes et denses. L'empilement rapproche le calcul et la mémoire, augmente la densité de bande passante et réduit la surface. Il couple aussi la chaleur, la contrainte mécanique et le rendement plus fortement que les arrangements 2D ou 2,5D.

Le standard aide à définir ce qui traverse la frontière verticale, mais ne définit ni le procédé de bonding, ni la pile thermique, ni le réseau d'alimentation, ni la séquence pour identifier les dies bons avant l'assemblage. Ces décisions reviennent aux fonderies, aux OSAT, aux concepteurs et aux entreprises de systèmes.

La réparation est un point critique. La modularité d'une carte suggère le remplacement de pièces; un assemblage densément interconnecté peut ne pas permettre d'échanger un die interne sur le terrain. La gestion peut identifier le composant, mais la solution commerciale peut rester le remplacement de tout l'assemblage. Un meilleur diagnostic réduit l'investigation, il ne change pas la réparabilité physique.

La spécification soutient donc l'intégration 3D sans la rendre facile. Elle maintient reconnaissables les frontières de communication et de gestion à mesure que la géométrie change. Le problème de fabrication autour devient plus exigeant, pas moins.

Le PCIe et le CXL offrent des chemins logiciels établis, mais tous les chiplets ne se comportent pas comme un périphérique d'E/S ou une mémoire cohérente. Le traitement du signal, les réseaux et les accélérateurs spécialisés peuvent avoir besoin d'un trafic continu ou spécifique. Le mode raw transporte ces données sans imposer la sémantique PCIe ou CXL. La version 3.0 a étendu les mappages continus, y compris pour les chemins analogique-numérique et numérique-analogique.

Le mode raw augmente les systèmes qui peuvent utiliser la couche physique et expose la différence entre interopérabilité électrique et fonctionnelle. Deux fournisseurs peuvent satisfaire le même canal et définir des trames, des flux et des significations distincts au-dessus du transport. La liaison connecte; les fonctions exigent encore un accord séparé.

Ce n'est pas nécessairement un défaut. Une base physique commune réduit la duplication même avec un protocole spécialisé. Le risque apparaît quand « prend en charge l'UCIe » suggère une portabilité que le raw ne livre pas. L'acheteur doit savoir si le mappage est un profil commun, un contrat bilatéral ou un protocole propriétaire.

Le raw peut élargir l'écosystème en acceptant plus de types de chiplets tout en préservant des îlots fonctionnels privés. Le résultat dépend de profils partagés et d'informations suffisantes pour une intégration indépendante.

L'industrie est pleine d'acronymes et il est tentant de les traiter comme des concurrents. Le PCI-SIG définit le PCI Express et son modèle de périphérique; le CXL Consortium définit la mémoire cohérente et les sémantiques associées; l'UCIe définit le canal court à l'intérieur de l'assemblage et les mappages qui transportent ces protocoles.

Cette division explique en partie la rapidité de l'UCIe. Elle n'a pas eu à convaincre les systèmes d'exploitation et les fabricants d'adopter un nouveau sens pour chaque transaction; elle a porté des sémantiques déjà appuyées par des logiciels, des validations et des organisations industrielles.

Elle hérite aussi du changement et de la complexité de la couche supérieure. Un assemblage CXL a toujours besoin d'une architecture cohérente; un chiplet PCIe a besoin d'énumération, de pilote et de gestion des erreurs. Un défaut supérieur ne devient pas une panne UCIe simplement parce qu'il a franchi la frontière entre les dies.

La relation est une pile de responsabilités. L'UCIe répond de la façon dont les bits et les paquets traversent l'assemblage; le PCIe ou le CXL, du sens de beaucoup d'entre eux; le firmware et le logiciel opérationnel, de la façon dont le système est présenté et utilisé. Aucune couche ne peut revendiquer seule le résultat des trois.

Un canal rapide doit démontrer que les deux extrémités communiquent dans les conditions électriques réelles. L'analyse décrit la négociation de capacités, l'entraînement, la recalibration en cours d'exécution et le throttling. L'UCIe 3.0 a ajouté la recalibration de l'émetteur et des ajustements d'énergie pour suivre les variations de procédé, de tension, de température et d'exploitation.

L'adaptation est essentielle: la température change avec la charge, l'alimentation varie et les composants vieillissent. La liaison doit récupérer de la marge ou réduire son activité, au lieu de supposer que la condition mesurée en fabrication durera toute la vie.

Le succès de l'entraînement est un résultat délimité. Il montre que la liaison a été établie dans les conditions testées, pas qu'elle sera fiable sous toute charge, tout cycle thermique ou toute durée de vie. La recalibration peut corriger une dérive et en laisser une autre; le throttling préserve l'exploitation au prix de la performance.

L'acheteur a besoin d'un rapport précis: débit maximal spécifié, débit validé dans l'assemblage, conditions de recalibration et comportement sans marge suffisante. Une liaison adaptable gère le changement, mais ne convertit pas une fiabilité non mesurée en garantie.

La preuve de conformité doit être assez spécifique pour guider un achat

Une seule étiquette ne décrit pas toutes les implémentations. Une déclaration complète doit indiquer génération, classe, débit, lanes, protocole, options et conditions de test. Deux produits peuvent implémenter l'UCIe sans partager une combinaison utile au point de performance souhaité.

Les programmes matures lient la conformité à des capacités et des procédures définies. Au moment de la rédaction, l'UCIe construisait encore cette base. Il y avait des travaux d'interopérabilité, des événements, des webinaires et des démonstrations de contrôleurs et de PHY, mais pas de liste publique complète de produits certifiés.

Un programme utile doit tester plus que le bring-up le plus facile. Il doit définir les erreurs, la négociation, la gérabilité et les profils de protocole. La classe et les conditions de canal comptent. Le résultat d'un appariement ne doit pas être étendu à un autre débit ou à un autre assemblage sans preuve.

L'absence de liste universelle ne signifie pas des implémentations fictives; elle signifie que la preuve publique est jeune. Les démos montrent des interfaces indépendantes qui fonctionnent. La qualification de production exige répétabilité, volume, conditions et responsabilité quand quelque chose tombe en panne ensuite.

La précision protège l'acheteur et le consortium. Exagérer l'étiquette crée une déception sur quelque chose que la spécification n'a jamais promis d'empêcher. Un profil exact rend visible ce que le standard a réellement atteint. La barrière restante est celle de la preuve: l'acheteur doit connaître la configuration exacte testée et ses limites.

Depuis la première version, l'activité est passée de l'explication à l'implémentation. Les membres ont annoncé des contrôleurs, de l'IP physique, des plateformes de vérification et des conceptions d'assemblage. Les événements ont présenté des démonstrations et des sessions sur l'intégrité du signal, l'assemblage et l'interopérabilité. Le matériel de 2025 présentait cela comme une adoption croissante.

Une démonstration répond à une question ciblée: ce contrôleur parle-t-il à ce PHY? La plateforme détecte-t-elle une erreur? Le canal atteint-il le débit en laboratoire? Ce sont des questions précieuses, elles réduisent l'incertitude et révèlent des différences d'interprétation.

La production répond à plus: les fournisseurs livrent-ils des dies bons dans les délais? L'assemblage atteint-il le rendement et l'énergie? Le firmware met-il à jour les composants en toute sécurité? Le logiciel est-il portable entre les révisions? Qui remplace le système quand un die marginal tombe en panne de façon intermittente? La démonstration contribue, mais ne résout pas tout.

Il n'y avait pas d'inventaire complet des assemblages multi-fournisseurs en expédition. La conclusion sûre est que l'écosystème construit une capacité de mise en œuvre; pas qu'un marché universel existe déjà.

L'intégrateur ne peut pas évaluer un chiplet uniquement par sa liaison. Le die doit être bon pour la fonction, le coin de procédé et le cycle de vie, avec des preuves qui traversent le wafer, l'assemblage et le système final. Un défaut après intégration peut faire perdre les autres dies et le travail d'assemblage.

Le known-good die est une exigence commerciale et de fabrication. Les fournisseurs doivent s'accorder sur le test, les marges, la représentation des résultats et qui supporte la perte. L'architecture de gestion et le DFx peuvent transporter des preuves, mais ne certifient pas la fonction interne et ne répartissent pas la responsabilité.

C'est un avantage de l'intégration verticale: une entreprise contrôle la conception, les limites de test, l'assemblage et la garantie. L'assemblage multi-fournisseurs doit convertir des transferts privés en preuves et en contrats explicites.

La couche manquante n'est pas glamour, mais elle décide si la modularité atteint les fournisseurs plus petits. La liaison réduit une barrière; la garantie de die bon décide si l'acheteur risque le reste de l'assemblage sur une pièce inconnue.

La sécurité, les garanties et les logiciels décideront si un marché se forme

Un assemblage multi-fournisseurs crée une frontière de confiance très intime. Les chiplets échangent des données en grand volume, partagent des chemins de gestion et influencent des ressources traitées comme un seul dispositif. Un die compromis peut devenir une route vers le contrôle et les données de l'assemblage.

La gérabilité ultérieure soutient la découverte contrôlée, le firmware et la signalisation d'urgence. Le matériel des membres cite la sécurité renforcée comme un travail continu. Pourtant, il ne définit pas une architecture complète. L'identité, le démarrage sécurisé, la provenance du firmware, l'attestation, l'isolation, les clés et la garantie du fournisseur restent des responsabilités système.

Un transport sécurisé protège les messages tandis qu'un chiplet autorisé et compromis agit mal. Une identité forte dit quel die est présent, pas que le firmware est sûr. Un composant attesté peut encore abuser de l'accès. La sécurité dépend de ce qu'il peut faire après la confiance.

Les versions futures peuvent définir davantage, mais la preuve ne fixe ni la forme ni la date. « Conforme à l'UCIe » n'est pas une certification de sécurité de l'assemblage. L'acheteur a besoin d'un modèle séparé pour chaque fournisseur et pour le système complet.

L'UCIe est décrite comme un standard ouvert et ses spécifications peuvent être demandées dans le cadre de conditions d'évaluation. Cela permet d'étudier l'architecture, de faire converger les outils et de discuter de compatibilité sans un propriétaire unique de l'interface.

Le reste de la chaîne peut rester concentré. La fabrication avancée, le bonding hybride, les interposeurs, l'assemblage, le test et l'EDA viennent de peu d'entreprises et de régions. Les contrôles à l'exportation et la politique industrielle affectent les nœuds, les outils et l'IP. Une liaison commune ne crée ni fonderie ni ligne d'assemblage.

Un standard ouvert n'exige pas une implémentation ouverte. Le contrôleur, le PHY, le chiplet, le firmware ou le kit peuvent être propriétaires. L'accord distingue la lecture de la licence de mise en œuvre. L'entreprise soutient la liaison et préserve le contrôle au-dessus et en dessous.

C'est peut-être la force réaliste de l'UCIe: elle n'a pas besoin d'être open source pour réduire le travail bilatéral. Le risque est rhétorique, quand l'ouverture d'une couche laisse entendre concurrence ou portabilité dans des couches fermées. L'assemblage doit être cartographié niveau par niveau. Quand la conformité est délimitée, les questions les plus difficiles deviennent la confiance, le support commercial et celui qui absorbe le risque d'intégration.

Les promoteurs rendent l'UCIe crédible en contribuant ingénierie, interfaces, qualification et demande. Ils ont aussi les alternatives les plus fortes à un marché ouvert. Les grandes entreprises peuvent utiliser des chiplets, des liaisons et des flux propriétaires quand cela leur donne un avantage.

La participation n'est pas insincère. Une entreprise peut utiliser l'UCIe aux frontières externes et garder une interface interne privée. Elle peut transporter un protocole commun et différencier la topologie, la mémoire ou la politique. L'adoption peut être sélective et en couches.

Le défi est de garder la frontière utile pour ceux qui ne contrôlent pas toute la pile. La diversité du conseil aide, mais il n'y a pas de registre public complet du poids des contributions, des votes ou du règlement des différends. Une position égale du logo ne signifie pas un pouvoir égal.

Le standard peut réussir même avec des avantages privés. Le plus grand test est de savoir si un petit fournisseur peut créer un chiplet, prouver un profil, accéder à l'assemblage et vendre à plus d'un système sans transférer à l'acheteur un risque juridique et d'intégration ingérable.

Pour un échange commercial, l'acheteur a besoin de bien plus que la liaison. La pièce doit avoir des métadonnées fonctionnelles: ce qu'elle fait, protocoles et débits, découverte, firmware et santé. Le concepteur a besoin de limites électriques, énergétiques, thermiques et mécaniques. Le logiciel a besoin d'une énumération et d'une gestion stables. Les achats ont besoin de prix, de volume, de cycle, de garantie et de responsabilité.

L'UCIe peut en fournir une partie par la découverte, les profils et la gestion. Elle ne définit pas d'API fonctionnelle complète ni de catalogue universel, elle n'attribue ni garantie ni capacité de fonderie. Le matériel parle d'un marché viable, mais la preuve s'arrête avant la couche transactionnelle complète.

C'est pourquoi elle est importante et insuffisante. Les standards créent les conditions du marché, pas le marché. Les fournisseurs, les fonderies, les outils et les acheteurs doivent rendre l'interface investissable, testable et soutenable.

Dans un marché mature, la responsabilité est lisible. Quand l'assemblage tombe en panne, on sait si la cause est le chiplet, la liaison, l'assemblage, le firmware ou l'intégration, et le contrat définit le coût. Sans ces transferts, la modularité technique peut augmenter le risque de l'acheteur.

Les transferts de production définiront la valeur de l'UCIe

Le consortium est passé de la base de 2022 aux options automobiles et économiques de 2023, à la gérabilité et à la 3D de 2024, puis au 64 GT/s, au raw et à la gestion de 2025. En 2026, le travail public s'est concentré sur la formation, la mise en œuvre et la validation, pas sur un nouveau chiffre.

La séquence montre un jeune standard qui apprend où l'intégration casse. La liaison a eu besoin de protocoles et de classes; l'assemblage a eu besoin de santé, de gestion, de DFx et de 3D; les débits plus élevés ont eu besoin de recalibration, d'énergie et d'un sideband flexible. Chaque ajout a amené une hypothèse privée dans le contrat commun.

La prochaine épreuve est d'une autre classe. La conformité doit montrer des profils; les fournisseurs indépendants, livrer des dies qui survivent à l'assemblage; le logiciel, découvrir et administrer sans réécriture; les contrats, répartir la panne et le cycle; les petits fournisseurs, participer sans laisser toute l'incertitude à l'acheteur.

L'UCIe a déjà changé la conversation en offrant une liaison commune là où il y avait des liaisons propriétaires. Le marché apparaîtra quand la première panne entre fournisseurs pourra être diagnostiquée, attribuée et corrigée sans revenir à un intégrateur vertical unique. C'est à ce moment que le standard cessera d'être une interface prometteuse pour devenir une infrastructure.