摘要

  • PCI-SIG 是一家会员主导的非营利标准组织，于 1992 年围绕 Peripheral Component Interconnect 标准成立。如今，它管理 PCI Express 系列、电气与机械及外形规格、安全扩展、合规研讨会、授权测试实验室、Integrators List 和商标规则。

  • PCI Express 已从 PC 扩展总线的串行继任者，演进为服务器、存储、网络设备和大量采用加速器的 AI 基础设施内部互连结构。PCIe 6.0 引入 64 GT/s、PAM4 和固定长度 FLIT；PCIe 7.0 于 2025 年 6 月达到 128 GT/s。2026 年 5 月向会员发布的 PCIe 8.0 Draft 0.5，则以 2028 年前达到 256 GT/s、x16 双向最高 1 TB/s 为目标。

  • 这些数字是原始接口目标，并非应用实际吞吐量保证。性能取决于协商后的速度和通道宽度，以及协议开销、交换机、重定时器、固件、连接器、电路板、供电、散热和工作负载特性。

  • PCI-SIG 可以发布共同规则，并测试规定的配置，但不能保证名录中产品的所有组合，也不会认证每一个固件版本，更不负责治理 CXL、UCIe、专有互连结构或 Ethernet 的使用方式。其成果是推动多供应商连接层有序演进，而不是支配整个 AI 系统。

只有部件能够共享同一链路，服务器才能形成市场

加速器服务器看起来像单一产品，内部却汇集了多个产业：CPU、GPU 或专用加速器、NIC、存储、交换机、重定时器、电缆和安全部件。即使每个部件都很出色，如果主机与设备不能相互发现、协商能力、交换事务并以可预测方式从错误中恢复，也很难构成商用系统。

PCI Express 提供了这套共同语言的大部分内容。它不会告诉 GPU 如何运行模型，也不会指示 SSD 如何放置数据，而是规定通信所需的电气和协议条件，把一次性的集成工程转化为多个供应商都能参与的市场。

PCI-SIG 治理的是连接层，而不是整台机器

PCIe 居于核心，但并非全部。PCI-SIG 不设计处理器封装、OS、内存一致性或机箱散热。CXL 在 PCIe 物理基础上加入内存与缓存语义，UCIe 处理封装内的裸片间连接，NVMe 则规定存储的使用方式。供应商也拥有专有的加速器互连结构。

这种分工不是弱点，而是现代基础设施的结构。即便设备符合 PCIe，也可能因 BIOS、驱动程序、固件、重定时器、供电或温度而失效。PCI-SIG 在重要边界建立共同规则，但成品系统的责任仍由平台制造商和运营者承担。

组织的起点，是对共同外设总线的现实需求

PCI-SIG 的起源可追溯至 1992 年。当时，行业需要一种共同接口，使扩展卡和主板设备不必依赖各制造商的专有总线。共享并行总线减少了专有方案，也让板卡制造商更容易向多个系统制造商供货。

早期 PCI 生态表明，互操作性需要的不只是公开引脚定义。配置、时序、软件发现、错误处理和机械尺寸都必须协调一致。标准没有消除驱动程序或平台验证的必要性，而是减少了需要私下协商的前提条件。

从并行 PCI 转向串行 PCI Express，改变了接口的规模

并行总线让多个设备共享大量线路和时钟。频率越高，信号完整性、噪声、引脚数量和共享带宽越容易成为限制。PCI Express 转向差分串行通道、点对点连接和分组化事务。

由此，扩展接口变成了机器内部的小型网络。链路会进行训练，协商宽度与速度，传输数据包并报告错误；交换机则连接多个端点。PCIe 从台式机板卡扩展到服务器存储、设备、嵌入式系统和加速器互连结构。

分层让电气方式得以改变，而不必重写整个软件模型

PCI Express 将 Transaction、Data Link 和 Physical 分为不同层。软件可见的读写与消息位于上层，单条链路的可靠性在其下处理，物理层则管理通道、训练和信号。

借助这种结构，PCI-SIG 可以改变电气方式，同时维持 OS 的设备模型。但各层并非完全独立：物理错误可能表现为协议重试、固件超时或应用延迟。分层缩小了变更范围，却不能取代集成测试。

向后兼容把升级从断裂变成协商

新主机与旧设备可以协商双方都支持的速度和通道宽度。这保护了既有设备，也允许在不一次性更换全部系统的情况下引入新一代技术。

兼容并不等于最高性能。连接器、重定时器、电路板布线或旧设备能力都可能让链路降至较早代际或较少通道。设备虽然可见，却达不到设计性能。“能够运行”和“按预期运行”之间的差距，造成了许多集成问题。

非营利会员组织管理着一套私有但广泛使用的规则

PCI-SIG 既不是政府监管机构，也不是产品制造商。它是一家拥有会员选举董事会的非营利法人，汇集处理器、系统、存储、网络、连接器、测试和软件领域的 1,000 多家公司。会员可以查看和评审草案，并参与技术小组及合规活动。

这种机制拥有实质性的私权力。提前获得草案会影响开发日程，商标规则约束兼容性声明，测试结果则成为采购信号。其权力在规范与商标方面较强，在实现质量方面较弱，对运营结果的影响则是间接的。

公开领导者清晰可见，技术作者却分散在工作组中

主席、执行负责人和董事会是机构的公开面孔，但技术文件由电气、协议、外形规格、安全、合规和测试专家参与的工作组共同制定。工作组中的妥协，决定数年后能够制造和测量什么。

公开履历无法说明每项条款由谁起草、争议由谁解决。每一代 PCIe 都是集体性的制度成果，不是某一名高管或某一家公司的发明。技术连续性取决于工作组的深度、文档积累，以及企业持续派出资深人员的能力。

长期领导形成跨越多个代际的制度记忆

Al Yanes 自 2003 年起担任总裁，自 2006 年起担任主席。Reen Presnell 自 2007 年起担任执行主任，早在 2000 年便开始支持该组织。这段连续性覆盖了 PCIe 从早期采用发展为服务器主要接口的时期。

长期任职有助于保存以往妥协、合规故障和规范措辞背后的原因，但也会集中非正式影响力，使继任规划变得重要。公开信息能够确认的是职务，而不是技术起草、投票和内部协商的全貌。

1,000 家会员扩大了经验范围，却没有让影响力变得平等

连接器制造商关注通道损耗，CPU 设计者关注根复合体，存储企业关注热插拔，加速器企业关注扇出和延迟，测试公司则关注可以测量的模糊之处。这种多样性增强了规范。

但资源并不均等。大型企业可以派出多名工程师、制造早期芯片，并多次重新设计；小企业即使能阅读草案，也未必能参加所有会议。会员制避免了单一主体独占，却不保证实际影响力相同。

草案访问权成为产品开发的经济条件

SerDes、控制器、封装、连接器和测试设备都需要在产品完成前获得规范信息。分阶段草案用于在最终版本发布前发现实现问题。

会员可以更早接触仍在变化的目标，并正式提出意见。非会员也能使用公开资料和后续规范，但在芯片改动变得昂贵之前影响选择的机会较少。标准化的运营资金与早期参与的价值，由此绑定在同一制度中。

规范变更是分阶段协商，不是产品发布

一个代际会依次经历目标设定、早期草案、会员评审和最终版本。协议、电气、CEM、电缆、安全和测试由不同小组处理。抽象的带宽目标需要转化为编码、状态、连接器、延迟和测试方法。

因此，不能把草案当作已经上市。PCIe 8.0 Draft 0.5 是首份正式会员草案，既不是完成的标准，也不是成熟的产品生态。连接器、FEC、可靠性、功耗和协议细节在 2028 年前仍可能改变。

Engineering Change Notice 让已发布代际能够明确演进

带有版本编号的规范在发布后也不会完全冻结。PCI-SIG 使用 ECN 增加功能、澄清要求，并处理不能等到下一代才修正的问题。这是因为芯片、固件和测试设备的时间线并不相同。

ECN 让“同一代际”的说法变得复杂。两款都宣称属于同一 PCIe 代际的产品，支持的 ECN、可选功能和勘误可能不同。购买者需要了解实际实现并测试的准确修订版本。组织提供变更流程，实际版本管理则由供应商、实验室和运营者承担。

仅有 Base Specification，无法构成可运行的 PCIe 系统

Base Specification 定义事务、链路训练、流量控制和错误。它是共同语法，却不足以独自构成服务器。电气机械、外形规格、电缆、安全和合规文件都必须相互协调。

实现可能在一个层面合规，却在另一个层面失败。PCIe 是一组经过协调的文件。PCI-SIG 的任务，是持续对齐多个市场所使用的电气、机械、固件、软件和测试边界。

枚举是固件与 OS 发现设备的静默契约

在加速器移动数据前，平台必须发现其存在、分配地址空间、配置中断，并向软件呈现能力。PCIe 提供了枚举端点、桥接器和交换机的配置模型。

责任分布在多个环节：设备公布能力，固件分配资源，平台代码配置拓扑，OS 加载驱动程序。任一环节出现问题，都可能让合规硬件消失。标准提供共同语言，而实现的一致性则交由 BIOS、OS 和设备企业负责。

CEM 把抽象事务转化为板卡、连接器和插槽

Card Electromechanical 规范规定板卡尺寸、连接器、通道、在位信号和供电条件。板卡企业由此可以面向公认的插槽设计，而不必为每个客户开发专用机箱。

AI 加速器正在挤压这一框架。高端板卡需要辅助供电、大型散热器、液冷和定制载板。PCI-SIG 可以修订形状和连接器，却无法改变热力学。CEM 维持广泛的兼容市场，而极端系统则会脱离传统外形。

外形规格把 PCIe 扩展到存储、嵌入式设备和专用模块

PCIe 不只用于全高板卡，也用于小型模块、存储规格、嵌入式设备和专用组件。每种外形规格都会规定轮廓、连接器、通道、供电和维护方式。

多样性扩大了协议和软件的复用范围，也让运营更加复杂。存储模块与机架级加速器可以使用相似事务，但安装、散热和更换方式差异很大。PCI-SIG 协调共同层，物理形状则由系统制造商选择。

OS 支持把规范转化为具有经济价值的平台

当 OS 能够发现设备、分配资源、报告错误并加载驱动程序时，硬件接口才会形成市场。多年积累的 PCI/PCIe 支持，降低了引入新 NIC、存储控制器和加速器的成本。

既有软件也会限制变化。即使功能已写入规范，在内核、虚拟机监控器和管理工具支持前仍无法使用。云平台会为稳定性固定版本。PCI-SIG 维护架构，而实际投产时间由软件维护和平台运营决定。

电缆规范延长距离，也增加新的认证边界

速度提高后，较长的电路板走线会变得困难。内部和外部电缆可将连接器、存储或加速器放置在远离主板的位置，提高可维护性和可组合性。

电缆也会增加损耗、反射和机械劣化。装配质量、弯曲、温度和重定时器都会产生影响。即使电缆本身合规，只要整条通道超出规定范围，就无法达到目标速度。标准减少不确定性，但最薄弱的环节仍会决定速度。

光学 PCIe 研究反映机架级压力，却还不是成熟部署模式

铜线在高速下会受到距离和功耗限制。AI 系统希望把加速器和内存布置到超出单块电路板的范围。PCI-SIG 正在研究用光链路、连接器和架构将 PCIe 语义传输到更远处。

公开信息只显示研究与路线图，没有展示统一的大规模生产模式。光学方案还带来模块、管理、功耗、延迟、可靠性和维护等新问题。它可能补充铜线、与 Ethernet 共存，也可能仅限于特定用途。

PCIe 6.0 在 64 GT/s 下改变了信号方式

PCIe 6.0 于 2022 年 1 月发布，将每通道速率翻倍至 64 GT/s。为此，它采用 PAM4、固定长度 FLIT、FEC 和 CRC。

收发电路、均衡、测试方法和错误保护都发生了重大变化。向后兼容仍然保留，但这不只是提高频率。物理通道及其验证在系统设计中的占比变得更大。

PAM4 将每个符号的信息量翻倍，也压缩了电气裕量

传统二进制信号每个符号传输 1 比特。PAM4 使用四个振幅电平传输 2 比特，因此不必把基础符号频率完全翻倍，也能提高数据速率。

代价是电平间距缩小。噪声、损耗、串扰和失真会消耗更多裕量，接收、均衡与测试也更复杂。PAM4 并非免费的性能翻倍，而是把难点转移到模拟精度、编码、恢复和验证上。

FLIT 模式为高速、易受噪声影响的通道重组事务

PCIe 6.0 引入固定长度的 Flow Control Unit，使 FEC 和 CRC 更容易得到一致应用。较早代际使用的是更具可变性的成帧方式。

应用几乎感知不到这种变化，但对控制器、交换机、重定时器和测试设备而言却是重大调整。所有实现都必须就数据如何装载、保护、确认和重试保持一致。这是在维持软件模型的同时替换底层机制。

FEC 与 CRC 减少错误，却不能让通道永不失效

FEC 使用冗余信息纠正部分错误，CRC 则检测剩余的数据损坏。这让原始误码率较高的通道仍可使用。

但它们无法挽救一切。突发错误可能超出纠错能力，固件可能错误处理状态，劣质通道也可能无法在目标速度下完成训练。保护机制本身还需要额外比特和逻辑。运营者必须监测已纠正和未纠正错误、重试次数以及协商速度。

PCIe 7.0 再次把通道速率翻倍至 128 GT/s

PCI-SIG 于 2025 年 6 月发布 PCIe 7.0。它保留 PAM4 和 FLIT，把每通道速率提高到 128 GT/s，并将 x16 描述为双向最高 512 GB/s。

目标市场包括数据中心、HPC、AI、云和高速网络。真正的市场还需要 SerDes IP、交换机、重定时器、CPU、加速器、测试仪器、连接器和完整平台。最终规范很重要，但它本身不能证明产品已经成熟。

PCIe 8.0 仍处于草案阶段，并非已经交付的接口

Draft 0.5 于 2026 年 5 月 1 日向会员发布。其目标包括 256 GT/s、连接器研究、维持延迟与可靠性、降低功耗以及向后兼容，计划于 2028 年完成。

必须始终明确这一状态。草案可供早期设计参考，但功能仍可能改变。在本文研究时，完整的 PCIe 8.0 合规体系和广泛产品群都尚不存在。不能把路线图当作已经部署的事实。

每秒 1 TB 是 x16 原始目标，不是应用性能

PCIe 8.0 的双向 1 TB/s 目标合并计算两个方向，并假设全部 16 条通道都以目标原始速率运行。它并不意味着应用每秒可以移动 1 TB 的有效数据。

标头、流量控制、FEC、事务模式、内存、设备引擎、交换机和软件都会限制性能。准确说法是“原始双向接口目标”；任何应用性能数字都需要具体配置和基准测试。

协商后的宽度和速度维持运行，也可能掩盖薄弱通道

即使链路从 x16 降至 x8，或从新一代降至旧一代，也可以继续运行。这有利于开发和可用性。

但如果监测只关注设备是否存在，就可能掩盖制造或电路板问题。仅以一半通道运行的 GPU 也能通过简单健康检查，但性能会降低。设备集群应把代际、通道宽度、均衡和错误记录为明确状态。

交换机把 PCIe 变成互连结构，也引入超额订阅

PCIe 交换机连接上行端口和多个下游设备，使系统能够接入超过 CPU 直连通道数量的加速器、NIC 和存储，也可用于可组合资源池。

交换机不会创造带宽。多个设备可能共享较窄的上行链路，延迟、排序和点对点通信都会受到影响。PCI-SIG 规定行为，系统设计者则选择扇出、超额订阅和冗余方式。同时运行时的性能取决于这些选择。

点对点通信可以减少主机处理，也会让隔离更复杂

部分设备可以直接交换数据，而不必把所有事务都发送至主机内存。加速器与 NIC 或多个加速器之间可以通信，从而减少复制和 CPU 处理。

这条路径并非始终可用或安全。固件、IOMMU 和访问控制可能对其施加限制，不同设备的地址转换、排序和复位特性也不相同。性能声明必须说明拓扑、设备和隔离设置。

重定时器延长通道，也加深对固件的依赖

重定时器接收已劣化的信号，恢复时钟与数据后再发送。在高速环境下，它对实现较长电路板走线、连接器和电缆非常重要。

与此同时，它也是拥有固件和状态的主动设备，会影响训练、均衡、延迟、错误和复位。一台服务器可能包含多个供应商的重定时器。诊断需要获取简单 OS 设备树无法显示的路径信息。

可靠性功能只有在平台提供证据时才有用

PCIe 拥有检测和报告链路、协议及事务错误的机制。Advanced Error Reporting 可区分可纠正与不可纠正事件，其他功能则有助于控制故障范围。

其价值取决于固件和可见性。事件可能被抑制、聚合或错误归因，错误风暴有时还会使系统恶化。过度恢复可能移除仍可使用的设备。运营需要经过测试的日志、阈值、隔离和更换策略。

AI 加速器正在突破供电、散热和连接器的既有前提

PCIe 成长于设备功耗远低于当前 AI 板卡的时代。现代加速器需要辅助供电、大型散热器、液冷和定制底板，多个设备还会通过交换机和重定时器与 NIC、存储共享连接。

PCIe 对枚举、配置、管理和广泛支持的数据路径仍然重要，但物理产品未必采用传统板卡形态。PCI-SIG 推动连接器和电缆演进，供电与散热问题则由平台和设施解决。

CXL 在 PCIe 基础上增加内存语义，但不属于 PCI-SIG

Compute Express Link 复用 PCIe 的物理和电气基础，并增加缓存一致性与内存访问。它利用控制器、通道和发现机制，同时处理不同于普通 PCIe 事务的用途。

CXL Consortium 管理其规范。PCI-SIG 不拥有 CXL 的一致性机制、内存池或软件。共同基础使双方相互依赖，但并不存在上下级关系。

UCIe 处理 PCI-SIG 并不拥有的封装边界

Universal Chiplet Interconnect Express 定义封装内裸片之间的短距离链路，并可承载 PCIe 或 CXL 协议。其问题包括凸点间距、中介层、良率、散热和裸片测试。

即使相同企业同时参加两个联盟，二者的角色也不同。PCI-SIG 管理 PCI Express，UCIe Consortium 管理芯粒链路。共同协议可以跨越新的物理边界，但治理仍然分散。

Ethernet 与专有互连结构分担加速器通信

大型 AI 系统会同时使用多种互连。PCIe 连接主机和设备，Ethernet 承担跨机架横向扩展，专有链路优化特定加速器关系，CXL 则增加内存语义。

PCIe 路线图保护着广泛生态，却不能保证承载所有重要通信。现实路径是共存。PCIe 可能负责发现、控制和兼容，其他互连结构则承载部分大流量数据。

虚拟化把一个物理端点变成多个策略边界

SR-IOV 允许一个物理设备提供多个虚拟功能，使多个 VM 或工作负载共享 NIC 或加速器。更新的模型则追求更大规模、更灵活的共享。

仅靠接口无法保证隔离。设备固件、IOMMU、虚拟机监控器、驱动程序和编排系统都会参与。一个功能耗尽资源可能影响其他功能，复位范围也可能超过预期。PCI-SIG 定义表达方式，运营者则负责证明安全性。

Integrity and Data Encryption 让安全能力进入链路

IDE 保护选定的 Transaction Layer Packet，防止其遭到窃听、篡改和重放。在数据经过交换机、重定时器、电缆和共享基础设施时，这一点尤其重要。

IDE 依赖端点、密钥和配置，也增加了需要诊断的状态，有时还会让底层观察更困难。它缩小了特定攻击面，却不会自动使设备、驱动程序、固件或整个平台可信。

DOE 与 SPDM 为设备安全消息建立标准路径

Data 实体 Exchange 是一种承载结构化对象的邮箱式传输机制，可用于通过 PCIe 执行与 SPDM 有关的能力发现、认证、测量和密钥准备。

传输机制并不定义完整信任体系。证书签发与撤销、测量结果的含义、制造和更新都位于其外部。PCI-SIG 标准化传输路径，DMTF、设备企业和平台则负责其他部分。交换成功并不能证明整条供应链可信。

TDISP 在可信系统内隔离设备接口

Trusted Device Interface Security Protocol 协助将设备接口安全分配给 Trusted Execution Environment。系统需要掌握目标接口、其状态以及它与其他软件之间的隔离情况。

TDISP 依赖发现、认证、IOMMU、虚拟机监控器、固件和 Root of Trust。一次正常交换不能证明内部固件无害。它是一个标准化组件，并非完整的设备认证。

链路保护无法认证固件或供应链

IDE 保护传输中的数据包，TDISP 支持隔离分配。二者都不会审计全部固件、验证每一道制造流程，也不能取代漏洞管理。

完整信任需要设备身份、证书、密钥、更新、隔离和恢复机制。遭到入侵的端点仍可发送经过正确加密的有害流量。PCI-SIG 让部分信任关系具备互操作性，但总体责任仍然分散。

合规研讨会把文字转化为有限的测试矩阵

规范即使逻辑严密，实现者仍可能以不同方式理解边界条件。研讨会汇集产品和测试设备，检查电气、协议与互操作性。失败会促成产品修正、测试流程调整或规范澄清。

通过测试在规定范围内具有意义，但无法重现所有主板、BIOS、交换机、重定时器、电缆、温度和工作负载。这是有力但有限的证据，而不是普遍保证。

测试设备与夹具是支撑合规的隐形供应链

高速测试需要示波器、BERT、协议分析仪、参考板、电缆、夹具和软件。这些工具必须在规范仍在变化时开始设计，因此测试企业也是实现生态的一部分。

夹具延误会拖慢整个市场。在 128 或 256 GT/s 下，探针、连接器和去嵌入方面的细小差异都会改变测量结果。一个代际要实现商业化，不仅必须能够制造，还必须能够得到可重复测量。

授权测试实验室扩大了认可测试的可及范围

Authorised Test Lab 项目允许第三方依据 PCI-SIG 规则执行指定测试，为无法配合研讨会时间、地点或产品周期的企业提供正式渠道。

实验室的测试范围因代际、夹具和项目而异。通过协议测试不会消除特定平台的电气问题。实验室扩大了可重复证据的获取范围，却不能取代供应商验证或运营者资格测试。

高速化提高合规成本，也影响市场准入

每一代新技术都需要新的 SerDes、模型、夹具、测试时间和专家。大型企业能够进行多轮原型和迭代，小企业有时却只有一次机会。

正式测试也有优势，可以为小企业提供受到认可的证据。结构性问题在于，随着速度提高，“证明系统正确运行”的成本不断上升。区域实验室和培训可以降低门槛，却无法消除迭代次数的差距。

Integrators List 记录测试完成情况，却不证明所有组合都兼容

满足相关要求的产品可以列入 Integrators List。购买者可将其视为控制器、板卡或系统曾在某一时间点完成规定测试的证据。

列入名录并不意味着产品与所有主机组合都经过测试。固件会变化，多个合规部件也可能组成未经测试的拓扑。该名录只是采购证据之一，平台和设备集群仍需自行验证。

商标规则约束兼容性声明，却不保证质量

PCI-SIG 管理 PCI 和 PCI Express 商标。标识使用条件防止任何主体无条件使用这些名称，并维护共同接口的含义。

标识不承诺延迟、应用性能、固件安全或长期可靠性，只代表规定范围内的声明。商标治理提升了公开主张的规范性，但购买者仍必须了解测试范围。

多供应商服务器暴露部件测试与平台测试之间的空隙

AI 服务器会组合根复合体、交换机、重定时器、加速器、NIC 和存储。即使每个部件都单独通过测试，完全相同的组合也可能在投产前从未经过验证。

复位顺序、点对点权限、通道拆分、固件和热条件都可能引发故障。部件合规会减少潜在原因，但完整集成属于另一项工程。模块化程度越高，拓扑测试越重要。

故障诊断需要拓扑、固件和错误遥测

普通资产台账只记录可见端点，隐藏路径中的交换机、重定时器和电缆。当链路降速或间歇报错时，诊断需要路径、协商状态、固件和计数器信息。

PCI-SIG 可以定义报告机制，但向设备集群展示哪些内容由服务器企业决定。云平台应记录代际、宽度、已纠正与未纠正错误、复位和固件。如果诊断能力仍被专有体系封闭，共同接口的价值就会降低。

开发者会议把会员草案转化为共享的实现知识

PCI-SIG 在多个地区举办 Developers Conference 和会员会议，介绍新一代技术、合规、安全、外形规格和实现经验，减少各公司孤立解读高密度文档的负担。

演讲不是规范性文件，演示也不是普遍部署的证据。其价值在于分享正式规范难以传达的问题、失败案例和隐性知识。

AI 基础设施让 PCI-SIG 更居于核心，也更受约束

高带宽加速器越多，共同连接和多供应商采购的价值越高。广泛的软件支持与向后兼容强化了 PCIe 的地位。

同一市场也揭示其边界。供电、光学、内存一致性、芯粒和专有互连结构由其他组织或企业处理。大量部件使用 PCIe，使 PCI-SIG 更加核心；顶层系统又由多种接口构成，使其权力保持有限。

AI 调度依赖隐藏在服务器名称之下的拓扑

调度器看到的 GPU 可能完全相同，实际却位于不同交换机之下、共享上行链路，或连接到不同 CPU 插槽。PCIe 拓扑会影响数据移动、集合通信、存储和网络成本。

平台可以展示位置关系，但信息未必始终完整或可移植。相邻 GPU 的基准测试无法代表跨越拥塞交换机的任务。拓扑由此成为工作负载部署的经济因素。

缺少经审计财务数据，限制了对组织资源的分析

PCI-SIG 的持续性可从 30 多年历史、重复举办的活动、1,000 多家会员和持续规范开发中看出。但完整的审计预算、储备金、收入构成和各工作组成本并未公开。

规范、法律事务、夹具、研讨会、商标和培训都需要长期资源。组织对少数大型企业的依赖程度也难以评估。公开证据显示制度仍在延续，却无法说明详细财务状况。

供应链韧性不仅需要共同规范，也需要可替换的实现

共同接口允许多家企业提供控制器、交换机、重定时器和设备，在工厂停产、产品终止或出口规则变化时提供选择。

替换并非即时完成。固件、管理、功耗、性能和故障行为可能不同，资格数据也可能被原供应商封闭。标准创造替换的可能性，实际替换能力则依靠第二供应源、可移植诊断和预先认证来维持。

全球共同接口不会消除供应链地理因素

控制器 IP 可能在一个国家设计、在另一个国家制造、在第三个国家封装，随后进入另一个市场的服务器。区域会议和测试实验室帮助协调这种分散结构。

出口管制、制造集中、语言，以及获取早期芯片和测试设备的差距仍然存在。PCIe 是全球共同的技术语法，但制造最新代际的能力仍嵌入地理分布不均的半导体经济中。

私有标准治理会影响公共基础设施

规范由私有会员组织制定，却应用于云、医院、大学、金融和政府系统。连接器或安全功能的选择会改变供应链，获得草案的时间则会影响市场准入。

民间标准化有时比监管更专业、更迅速，但仍留下访问、代表性和透明度问题。现有资料没有显示不当支配。结构性问题在于：谁能早期参与、哪些约束会被听取，以及如何向非会员解释妥协。

PCI-SIG 的持续成就在于有序演进，而非全面支配

在信号、外形规格、安全和用途不断变化时，PCI-SIG 仍让同一连接架构保持相关性。PCI 演变为 PCI Express，并扩展到图形、存储、网络、云和 AI。

但它并不拥有现代计算的全部领域。PCI-SIG 不保证所有平台，不支配相邻标准，也不决定每一条加速器路径。它提供共同语言、变更流程和有限测试。这种边界明确的治理，正是其基础设施价值所在。