Synopsys stellt hardwaregestützte Chip-Verifikation vor

Synopsys introduces hardware-assisted chip verification wird von BTW Media profiliert, weil veröffentlichte Beweise es mit Internet-Infrastruktur, Governance, Betriebsabhängigkeiten oder Marktsichtbarkeit verbinden.

• Synopsys hat ein softwaredefiniertes und hardwaregestütztes Verifikationssystem vorgestellt, das die Entwicklung von KI-Chips beschleunigen soll.
• Der Ansatz soll Halbleiterunternehmen dabei helfen, komplexe Prozessoren effizienter zu validieren, da die KI-Workloads zunehmen.

Was passiert ist

Das Chip-Design-Softwareunternehmen Synopsys hat einen neuen Verifikationsansatz angekündigt, der die wachsende Nachfrage nach KI-Hardware unterstützen soll. Das Unternehmen stellt diesoftwaredefinierte und hardwaregestützte Verifikationvor, um Entwicklern zu helfen, immer komplexere Chip-Architekturen zu testen und zu validieren.

Die Verifikation ist ein kritischer Schritt im Halbleiterdesign. Ingenieure müssen sicherstellen, dass sich ein Chip genau wie erwartet verhält, bevor er in die Fertigung geht. Dieser Prozess wird schwieriger, je komplexer die Prozessoren werden, insbesondere jene, die für KI-Workloads ausgelegt sind.

Synopsys erklärte, dass das neue System softwarebasierte Verifikationstools mit spezialisierter Hardware-Beschleunigung kombiniert. Ziel ist es, Ingenieuren zu ermöglichen, Simulationen in großem Maßstab durchzuführen und potenzielle Probleme früher im Designprozess zu identifizieren.

KI-Anwendungen haben den Chip-Entwicklungszyklus zusätzlich unter Druck gesetzt. KI-Prozessoren erfordern oft spezialisierte Architekturen und extrem hohe Leistung, was die Designkomplexität erhöhen kann.

Unternehmen, die KI-Chips entwickeln – von Start-ups bis zu großen Technologiekonzernen – müssen daher eine Vielzahl von Szenarien testen, bevor sie sich für die Fertigung entscheiden. Jeder nach der Fertigung entdeckte Fehler kann zu kostspieligen Verzögerungen führen.

Lesen Sie auch:https://btw.media/en/allit-infrastructure/nexperia-china-claims-12-inch-wafer-chip-production/

Warum das wichtig ist

Die Ankündigung unterstreicht eine zentrale Herausforderung für die Halbleiterindustrie. Mit dem Wachstum der Künstlichen Intelligenz werden Chip-Architekturen spezialisierter und komplexer. Dies erhöht das Risiko von Designfehlern und verlängert die Entwicklungszyklen.

Die Verifikation macht bereits einen erheblichen Teil der Zeit und Kosten der Chip-Entwicklung aus. Werkzeuge, die Tests beschleunigen, könnten daher eine wichtige Rolle bei der Unterstützung des breiteren KI-Ökosystems spielen.

Allerdings hängen die Vorteile neuer Verifikationstechnologien von ihrer breiten Akzeptanz ab. Halbleiter-Designabläufe sind komplex, und Unternehmen verlassen sich oft auf etablierte Werkzeuge und Prozesse.

Hinzu kommt das breitere Problem der schnell wachsenden Nachfrage nach KI-Chips. Technologieunternehmen, Cloud-Anbieter und Forschungseinrichtungen beeilen sich, neue Prozessoren zu bauen, die Machine-Learning-Workloads bewältigen können.

Wenn die Verifikationstools mit dieser Nachfrage nicht Schritt halten, könnte die Chip-Entwicklung zu einem Engpass in der KI-Lieferkette werden.

Der neue Ansatz von Synopsys spiegelt den Versuch der Industrie wider, diesem Risiko zu begegnen. Er unterstreicht aber auch eine tiefere Realität: Die Infrastruktur hinter der Künstlichen Intelligenz – vom Chip-Design bis zur Fertigung – bleibt sehr komplex und kapitalintensiv.

Lesen Sie auch:https://btw.media/en/allit-infrastructure/global-data-centre-investment-set-to-soar-to-3t/