要約

  • PCI-SIG は会員主導の非営利標準化団体で、1992年に Peripheral Component Interconnect 規格を中心として設立された。現在は PCI Express 系列、カードのフォームファクターと電気・機械仕様、セキュリティ拡張、適合性ワークショップ、認定試験所、Integrators List、商標使用規則を担う。
  • PCI Express は、パソコン用拡張バスのシリアル後継規格から、サーバー、ストレージ、ネットワーク機器、AI アクセラレータープラットフォーム内部の重要なファブリックへと発展した。PCIe 6.0 は64 GT/s、PAM4、固定サイズの FLIT を導入。PCIe 7.0 は2025年6月に128 GT/s へ到達した。2026年5月に会員向けに公開された PCIe 8.0 Draft 0.5 は、256 GT/s と x16 双方向で最大1 TB/s を2028年の目標に掲げる。
  • これらの数値はインターフェースの生の目標値であり、アプリケーションの実効スループットを保証するものではない。実効性能は、ネゴシエーション後の速度と幅、プロトコルのオーバーヘッド、スイッチチップ、リタイマー、ファームウェア、コネクター、マザーボード、電力、冷却、ワークロードの挙動にも左右される。
  • PCI-SIG は共通ルールを策定し、指定構成を試験できるが、掲載製品のあらゆる組み合わせがすべてのサーバーで動作することは保証できない。すべてのデバイスファームウェアを認証するわけでもなく、CXL、UCIe、ベンダー独自のファブリックも管理しない。実際に実現しているのは、複数ベンダーによる接続層の制御可能な進化であり、AI システム全体の包括的な支配ではない。

部品が一本のリンクを共有できて初めて、サーバーは市場として成立する

アクセラレータサーバーは、表面上は一つの製品だが、内部には CPU、GPU または専用アクセラレーター、ネットワークカード、ストレージ、スイッチチップ、リタイマー、ケーブル、セキュリティ部品など、複数の業界が集約されている。各部品が単体で優秀でも、ホストとデバイスが互いを検出し、機能をネゴシエーションし、トランザクションを交換し、予測可能な方法でエラーを処理できなければ、規模を伴って販売できるインフラにはなりにくい。

PCI Express は、この共通言語の大部分を提供する。GPU がモデルをどう実行するか、SSD がデータをどう整理するかを定めるのではなく、電気的条件とプロトコル上の条件を定める。これにより、ベンダーはホストとデバイスの組み合わせごとに独自インターフェースを設計し直すことなく、共通プラットフォーム向けに開発できる。

PCI-SIG が管理するのは接続層であり、マシン全体ではない

PCIe は重要だが、システム全体を網羅してはいない。PCI-SIG はプロセッサパッケージを設計せず、オペレーティングシステムを記述せず、メモリ一貫性を定義せず、筐体冷却も担当しない。CXL は PCIe の物理基盤にキャッシュとメモリのセマンティクスを加える。UCIe はパッケージ内のダイ間リンクを扱い、NVMe はストレージが PCIe をどう利用するかを規定する。アクセラレーターベンダーは独自インターコネクトも導入している。

この役割分担は欠陥ではなく、現代のインフラでは通常の姿である。PCIe に適合するアクセラレーターでも、BIOS、ドライバー、ファームウェア、リタイマー、電源、温度が原因で動作しないことがある。PCI-SIG は重要な境界で共通ルールを提供するが、プラットフォームベンダーと運用者は引き続きシステム全体に責任を負う。

組織の出発点は、共通の周辺機器バスを求める現実的な需要だった

PCI-SIG は、その起点を1992年にさかのぼるとしている。当時、業界には、拡張カードやマザーボード上のデバイスが各社固有のバスに依存せずに済む共通インターフェースが必要だった。共通の並列バスは独自方式を減らし、カードベンダーが複数のシステムブランドに製品を提供できるようにした。

初期の PCI エコシステムは、相互運用性が単なる公開ピン定義ではないという長期的な原則を確立した。構成、タイミング、ソフトウェアによる検出、エラー処理、機械寸法のすべてを一致させる必要がある。規格はドライバーやプラットフォーム検証を不要にはしなかったが、非公開で調整しなければならない前提を減らした。

並列 PCI からシリアルの PCI Express への移行が、インターフェースの規模を変えた

並列バスでは、複数のデバイスが多数の配線と同一クロックを共有する。周波数が上がるほど、信号の整合、ノイズ、ピン数、共有帯域幅の制御は難しくなる。PCI Express は差動シリアルレーン、ポイントツーポイントリンク、パケット化されたトランザクションへ移行した。

これにより、拡張インターフェースはマシン内部の小規模なネットワークになった。リンクはトレーニングを行い、幅と速度をネゴシエーションし、パケットを転送してエラーを報告する。スイッチチップは複数のエンドポイントを接続できる。こうして PCIe は、デスクトップのカードスロットから、サーバーストレージ、ネットワーク機器、組み込みシステム、アクセラレーターファブリックへと広がった。

階層設計により、電気的な変更のたびにソフトウェアモデル全体を書き換えずに済む

PCI Express は、アーキテクチャを Transaction、Data Link、Physical の三層に分ける。ソフトウェアから見える読み書きとメッセージはトランザクション層、単一リンク上の信頼性ある転送は下位層に置かれ、物理層がレーン、トレーニング、信号を担う。

この階層化により、PCI-SIG は、すべてのオペレーティングシステムに新しいデバイスモデルを学ばせることなく、下位の信号方式を変更できる。ただし、各層は相互に影響する。物理エラーがプロトコルの再試行、ファームウェアのタイムアウト、アプリケーションの速度低下として現れることもある。階層化は変更範囲を縮小するが、システム全体の検証に代わるものではない。

後方互換性は、アップグレードを全面的な世代交代ではなくネゴシエーションに変える

新しいホストと古いデバイスは、双方が対応する速度とレーン幅をネゴシエーションできる。これにより、導入済みハードウェアを保護し、すべてのデバイスを一度に交換せずに新世代のインターフェースを導入できる。

互換性は、新世代の性能が得られることを意味しない。コネクター、リタイマー、マザーボード配線、旧デバイスの能力により、リンクが古い世代または少ないレーンへ低下する可能性がある。デバイスは認識されても、設計目標には届かない。「動くこと」と「期待どおりに動くこと」の差が、多くの統合問題の出発点となる。

非公開だが広く使われるルールを、非営利の会員組織が握る

PCI-SIG は政府規制機関ではなく、製品も製造しない。会員が理事会を選出する非営利法人である。プロセッサ、システム、ストレージ、ネットワーク、コネクター、試験、ソフトウェアの各分野から、1,000社を超える企業が参加する。会員は草案にアクセスし、意見を提出し、ワーキンググループに加わり、適合性プログラムに参加できる。

この仕組みは、実質的な民間権力を生む。草案を早期に閲覧できることは製品日程に影響し、商標規則はどのような互換性の主張を公に使えるかを決め、試験プログラムは調達時のシグナルとなる。PCI-SIG の支配力は仕様とブランドに対して最も強く、実装品質に対しては弱い。稼働中のシステムへの影響は間接的である。

一般には指導者が記憶されやすいが、技術文書の著者性はワーキンググループに分散している

会長、執行責任者、理事会は一般から見える指導層だが、技術文書は複数のワーキンググループが共同で作成する。電気技術者、プロトコル設計者、フォームファクターチーム、セキュリティ専門家、適合性担当者、試験ベンダーがそれぞれ異なる問題を扱う。

公開経歴を見ても、各条項を誰が起草したかまでは分からない。PCIe の各世代は集合的な制度の成果であり、特定の幹部や一社に属するものではない。技術的な継続性は、ワーキンググループの層の厚さ、文書の品質、会員企業が経験豊富な技術者を継続的に投入するかどうかに左右される。

長期にわたる指導体制が、PCI-SIG に世代をまたぐ組織的記憶をもたらす

Al Yanes は2003年から会長を務め、2006年からは議長も務めている。Reen Presnell は2007年から執行責任者を務め、それ以前も2000年から組織運営を支えてきた。この継続性は、PCIe が初期導入段階からサーバーの主流インターフェースへ成長した期間を覆っている。

長期在任は、過去の妥協、試験の失敗、仕様文言の背景にある経験を保存できる一方、非公式な影響力を集中させる可能性もあるため、後継者計画は注視に値する。公開資料で役職は確認できるが、技術文書の作成、投票、内部交渉がどのように分担されているかを完全には示せない。

1,000社の会員が経験の幅を広げても、影響力が自動的に均等になるわけではない

コネクターベンダーは信号損失、CPU 設計者はルートコンプレックス、ストレージベンダーはホットプラグ、アクセラレーターベンダーは遅延とファンアウト、試験会社は測定可能性を重視する。多様性は、異なる市場の制約を見つける助けになる。

しかし、利用できる資源は平等ではない。大企業は複数の技術者を派遣し、初期チップを製造して何度も再設計できる。小企業は草案へのアクセス権を持っていても、すべての会議には参加できない場合がある。会員による統治は、一社が正式に規格を所有することを防ぐが、一社一票に相当する均等な影響力を意味しない。

草案へのアクセス権は、会員資格を製品開発の経済性の一部にする

SerDes、コントローラー、パッケージ、コネクター、試験ツールは、製品設計が確定する前に新しいルールを把握する必要がある。連続する草案により、実装側は最終仕様の公開前に問題を明らかにできる。

会員は、まだ変化している目標にアクセスし、正式に意見を返せる。非会員は公開説明を読み、後に利用可能な仕様を入手できるが、シリコンへの投資が高額になる前に設計判断へ影響を与えるのは難しい。この制度は作業を組織すると同時に、早期参加を価値ある資源にしている。

仕様変更は段階的な交渉であり、一度きりの製品発表ではない

一世代の PCIe は、目標設定、初期草案、会員審査、最終公開という段階を経る。異なるワーキンググループが、プロトコル、電気仕様、CEM、ケーブル、セキュリティ、試験を担当する。大枠の目標は、最終的に符号化、状態機械、コネクター、遅延、試験点などの詳細へ落とし込まれる。

したがって、草案を提供済みの製品とみなすことはできない。PCIe 8.0 Draft 0.5 は会員向けの最初の正式草案であり、完成した規格でも、成熟したエコシステムでもない。コネクター、FEC、信頼性、消費電力、プロトコルの詳細は、2028年までに変更される可能性がある。

Engineering Change Notice により、公開済みの世代も公開された追跡可能な形で進化を続けられる

番号付きの仕様は、公開後に完全に凍結されるわけではない。PCI-SIG は ECN を使い、機能の追加、要件の明確化、または次世代まで待てない問題の修正を行う。チップ、ファームウェア、試験装置は開発周期が異なるため、この仕組みは重要である。

ECN は「同世代の製品」という表現も複雑にする。同じ PCIe 世代を掲げる二つの製品でも、対応する ECN、任意機能、正誤表が異なる場合がある。調達者は、正確な仕様と機能の版を把握する必要がある。PCI-SIG は変更手続きを提供し、ベンダー、試験所、運用者は各デバイスが実際に何を実装したかを記録しなければならない。

Base Specification は、完全な PCIe システムの一部にすぎない

Base Specification はトランザクション、リンクトレーニング、フロー制御、エラー処理を定義する共通文法だが、それだけでサーバーを構成することはできない。電気・機械規則、フォームファクター、ケーブル、セキュリティ文書、適合性手続きも整合させる必要がある。

製品がある層では適合し、別の層では失敗することもある。PCIe は、連携した一群の文書に近い。PCI-SIG の課題はプロトコルを書くことだけではなく、電気、機械、ファームウェア、ソフトウェア、試験を複数の市場で整合させ続けることにある。

列挙は、ファームウェアとオペレーティングシステムがデバイスを見つけるための静かな契約である

アクセラレーターが転送を始める前に、プラットフォームはそれを検出し、アドレス空間を割り当て、割り込みを設定し、機能を公開する必要がある。PCIe は、ファームウェアとオペレーティングシステムがエンドポイント、ブリッジ、スイッチを列挙できる構成モデルを維持している。

責任は複数の当事者に分散する。デバイスは機能を報告し、ファームウェアは資源を割り当て、プラットフォームコードはトポロジーを設定し、オペレーティングシステムはドライバーを読み込む。どこか一つでも誤れば、適合ハードウェアが見えなくなったり、一部機能を失ったりする。仕様は共通言語を提供するが、実際の可用性は BIOS、OS、デバイスベンダーの実装に左右される。

CEM は抽象的なトランザクションをカード、コネクター、スロットへ変える

Card Electromechanical 仕様は、拡張カードの寸法、コネクター、レーン、プレゼンス信号、給電要件を定める。カードベンダーは顧客ごとに専用筐体を作ることなく、汎用スロット向けに設計できる。

AI アクセラレーターは、この境界を圧迫している。高性能カードには補助電源、大型ヒートシンク、液冷、独自キャリアが必要になる。PCI-SIG はコネクターとフォームファクターを調整できるが、熱力学は変えられない。CEM は引き続き広範な互換市場を支える一方、最も高密度なシステムでは従来と異なる構造が採用される可能性がある。

フォームファクター仕様は、PCIe をストレージ、組み込み機器、専用モジュールへ広げる

PCIe はフルハイトの拡張カードだけに存在するわけではない。小型モジュール、ストレージ形状、組み込み機器、専用アセンブリーにも使われる。各フォームファクターは、機械的空間、コネクター、レーン、消費電力、保守方法を定義する。

この多様性はプロトコルとソフトウェアの再利用を広げる一方、運用上の違いも増やす。ストレージモジュールとラック規模のアクセラレーターは、関連するトランザクションを利用しながら、設置、冷却、交換方法がまったく異なる場合がある。PCI-SIG は共通層を管理し、システムベンダーが物理形状を選ぶ。

オペレーティングシステムの対応が、仕様を経済的なプラットフォームへ変える

ハードウェアインターフェースが本当の市場を形成するのは、オペレーティングシステムがすでにデバイスを検出し、資源を割り当て、エラーを報告し、ドライバーを読み込める場合に限られる。数十年にわたる PCI／PCIe 対応は、新しいネットワークカード、ストレージコントローラー、アクセラレーターを投入するコストを下げてきた。

このソフトウェア基盤は変化を制約する面もある。仕様に追加された新機能は、カーネル、ハイパーバイザー、管理ツールが対応するまで利用できないことがある。クラウド運用者は安定性のため、長期にわたりバージョンを固定する。PCI-SIG はアーキテクチャの連続性を保つが、実際の導入時期はソフトウェア保守者とプラットフォーム所有者が決める。

ケーブル仕様は距離を延ばす一方、新たな検証境界を増やす

速度が上がるほど、長いマザーボード配線は難しくなる。内部または外部ケーブルを使えば、コネクター、ストレージ、アクセラレーターをマザーボードから離して配置でき、保守可能で構成変更しやすいシステムの余地が生まれる。

ケーブルは損失、反射、機械的劣化を増やし、組立品質、曲げ、温度、リタイマーが結果に影響する。適合ケーブルでも、システム全体では予算を超えるチャネルの一部となる場合がある。規格は不確実性を減らすが、最も弱い要素が最終速度を決める。

光 PCIe の取り組みはラック規模の圧力を映すが、完成済みの導入方式ではない

データ速度が上がるにつれ、銅配線は距離と消費電力の問題に直面する。AI システムはアクセラレーターとメモリをマザーボード外へ分散させることも求めている。PCI-SIG はそのため、光リンク、コネクター、PCIe のセマンティクスを運べる可能性のあるアーキテクチャを研究している。

公開資料から確認できるのは検討とロードマップ作業までで、統一された大規模な光 PCIe アーキテクチャがすでに存在することは証明できない。光技術は、モジュール、管理、消費電力、遅延、信頼性、修理の問題をもたらす。電気リンクを補完する、Ethernet と共存する、または特殊なシステムだけに使われる可能性がある。

PCIe 6.0 は64 GT/s で信号方式を変更した

PCIe 6.0 は2022年1月に公開され、レーン当たりの速度を64 GT/s へ引き上げた。この目標を達成するため、PAM4、固定サイズの FLIT、前方誤り訂正、CRC を採用した。

これには、新しい送信器、受信器、等化、試験方法が必要になる。後方互換性は維持されたが、新世代は単に周波数を高めるだけではなくなった。物理チャネルと検証は、システム設計で一段と目立つ要素になった。

PAM4 は各シンボルの情報量を倍増させる一方、電気的余裕を縮小する

従来の二値信号は、各シンボルで1ビットを運ぶ。PAM4 は四つの振幅レベルを使い、1シンボル当たり2ビットを運ぶことで、基本シンボル周波数を完全に倍増させずにデータ速度を高める。

代償として、各レベル間の距離は小さくなる。ノイズ、損失、クロストーク、ひずみが余裕を多く消費し、受信器、等化、試験は複雑になり、消費電力も増える可能性がある。PAM4 は無償の倍増ではなく、課題をアナログ精度、符号化、復元、検証へ移す技術である。

FLIT モードは、より高速でノイズの多いチャネル向けにトランザクションを再編する

PCIe 6.0 は、FEC と CRC を一貫して適用しやすくするため、固定サイズの Flow Control Unit を導入した。それ以前の世代では、トランザクションパケットのフレーミングがより可変的だった。

アプリケーションソフトウェアからは、この変更はほとんど見えない。しかし、コントローラー、スイッチ、リタイマー、試験装置は、パッキング、保護、確認、再試行について一致する必要がある。PCI-SIG はソフトウェアモデルをできる限り変えずに、その下の動作機構を置き換えている。

FEC と CRC はエラーを減らすが、チャネルを絶対に故障しないものにはできない

FEC は冗長情報を使って一部のエラーを修復し、CRC は残る破損を検出する。これにより、生のエラー率がより高いチャネルも利用できる。

ただし、すべての問題を救済できるわけではない。バーストエラーが訂正能力を超える場合や、ファームウェアが状態を誤って処理する場合があり、品質の低いチャネルは目標速度に到達できないこともある。誤り訂正自体もビットとロジックを消費する。運用者には、訂正済みエラー、訂正不能エラー、再試行、ネゴシエーション速度の可視化が必要である。

PCIe 7.0 はレーン当たりの速度をさらに128 GT/s へ引き上げた

PCI-SIG は2025年6月に PCIe 7.0 を公開した。PAM4 と FLIT を引き続き使用し、レーン当たりの速度を128 GT/s へ引き上げた。PCI-SIG は x16 を双方向で最大512 GB/s と表現している。

対象市場には、データセンター、HPC、AI、クラウド、高速ネットワークが含まれる。実際の商用化には、SerDes IP、スイッチ、リタイマー、CPU、アクセラレーター、コネクター、試験装置、完成システムが必要になる。最終仕様は不可欠な節目だが、市場がすでに成熟した証拠ではない。

PCIe 8.0 はまだ草案であり、提供済みのインターフェースではない

Draft 0.5 は2026年5月1日に会員向けに公開された。目標は256 GT/s で、コネクター、消費電力、遅延、信頼性、後方互換性の評価を続け、完全な仕様は2028年に完成する予定である。

引用する際は、必ず草案段階であることを明記しなければならない。早期のアーキテクチャ設計には利用できるが、機能は今後も変わり得る。調査時点では、完成した PCIe 8.0 適合性プログラムも、広範な製品エコシステムも存在しない。ロードマップを導入実績として扱うことはできない。

毎秒1テラバイトは x16 の生の目標であり、アプリケーションのスループットではない

PCIe 8.0 の双方向1 TB/s という目標は両方向を合算し、16レーンすべてが目標の生速度で動作することを前提とする。アプリケーションが毎秒1テラバイトの有効データを移動できるという意味ではない。

プロトコルヘッダー、フロー制御、FEC、トランザクションパターン、メモリ、デバイスエンジン、スイッチ、ソフトウェアが性能を消費または制限する。正確には「生の双方向インターフェース目標」と表現すべきである。アプリケーション水準の数値には、具体的なデバイス、トポロジー、ベンチマークが必要になる。

ネゴシエーション後の幅と速度は機能を維持できる一方、弱いチャネルを隠すことがある

リンクは x16 から x8 へ、または新世代から旧世代へ低下しても動作を続けられる。この段階的な性能低下は、開発と可用性の面で役立つ。

しかし、監視がデバイスの認識だけを確認する場合、製造上またはプラットフォーム上の問題を隠すことにもなる。GPU が半分のレーンで動作していても単純なヘルスチェックには合格し、性能は大きく低下し得る。運用環境全体のテレメトリーには、世代、レーン、等化、エラーを記録し、性能低下を明示的な状態として扱う必要がある。

スイッチは PCIe をファブリックへ変えるが、オーバーサブスクリプションも生む

PCIe スイッチは、一つまたは複数のアップストリームポートを複数のダウンストリームデバイスへ接続する。これにより、ホストは CPU の直結レーン数を超えるアクセラレーター、ネットワークカード、ストレージを接続でき、より柔軟な資源プールも構築できる。

スイッチが帯域幅を生み出すわけではない。複数のデバイスが狭いアップストリームを共有する場合があり、遅延、順序、ピアツーピア通信にも影響する。PCI-SIG はプロトコルの挙動を定義し、システム設計者がファンアウト、オーバーサブスクリプション、冗長性を決める。すべてのデバイスが同時に公称帯域幅へ到達できるかは、これらの選択に左右される。

ピアツーピア通信はホストの処理を減らせるが、分離を複雑にもする

一部のデバイスは、毎回ホストメモリを経由せずに直接データを交換できる。アクセラレーターはネットワークカードや別のアクセラレーターと通信し、コピーと CPU の関与を減らせる。

この経路は、常に利用可能または安全とは限らない。ファームウェア、IOMMU、アクセス制御サービスが通信を制限する場合があり、デバイスによってアドレス変換、順序、リセットの挙動も異なる。ピアツーピア性能を論じる際は、トポロジー、デバイス、分離方針を明示する必要がある。

リタイマーはチャネルを延長するが、ファームウェア依存も持ち込む

リタイマーは劣化した信号を受信し、クロックとデータを復元して再送信する。現代の速度では、より長いマザーボード経路、コネクター、ケーブルを実現するために使われる。

同時に、リタイマーはファームウェアと状態を持つ能動デバイスであり、トレーニング、等化、遅延、エラー、リセットに影響する。大型サーバーには、異なるベンダーのリタイマーが複数含まれる場合がある。リンクを診断するには隠れたトポロジーを理解する必要があり、オペレーティングシステムの単純なデバイスツリーでは経路全体が見えないこともある。

信頼性機能が本当に役立つのは、プラットフォームが証拠を可視化するときである

PCIe は、リンク、プロトコル、トランザクションのエラーを検出して報告する仕組みを備える。Advanced Error Reporting は訂正可能な事象と訂正不能な事象を区別でき、ほかの機能は一部の障害分離を支援する。

価値はファームウェアと可視性に左右される。事象がまとめられたり、無視されたり、誤って原因付けされたりすることがある。エラーの集中がシステムをさらに不安定にする可能性もあり、過度に積極的な復旧がまだ動作できるデバイスを切り離すこともある。運用者には、検証済みのログ、しきい値、分離、交換方針が必要である。

AI アクセラレーターは、電力、冷却、コネクターに関する従来の前提を揺さぶっている

PCIe は、拡張カードの消費電力が現在よりはるかに低かった時代に形成された。現代のアクセラレーターには、補助電源、大型ヒートシンク、液冷、独自ベースボードが必要であり、複数のアクセラレーターがネットワークカードやストレージとスイッチ、リタイマーを共有する。

PCIe は今も列挙、構成、管理、汎用データ経路の重要な基盤だが、物理製品が従来型の挿入カードであるとは限らない。PCI-SIG はコネクターとケーブルを進化させられるが、プラットフォームベンダーとデータセンターは電力と熱を解決しなければならない。

CXL は PCIe にメモリのセマンティクスを加えるが、PCI-SIG には属さない

Compute Express Link は PCIe の物理・電気基盤を再利用し、キャッシュ一貫性とメモリアクセスのプロトコルを追加する。既存のコントローラー、チャネル、検出機構を活用し、通常の PCIe トランザクションでは十分に対応できない用途を支えられる。

これらのプロトコルを管理するのは CXL Consortium である。PCI-SIG は CXL の一貫性、メモリプール、ソフトウェアを担当しない。両者は基盤を共有するため相互依存するが、上下関係にはない。

UCIe は PCI-SIG が所有しないパッケージ境界を扱う

Universal Chiplet Interconnect Express は、パッケージ内のダイ間を結ぶ短距離インターフェースを定義し、PCIe と CXL のプロトコルを伝送できる。ただし、中心的な課題はバンプピッチ、インターポーザー、歩留まり、熱、ダイ試験である。

複数の企業が両方の組織に参加しているが、責任は異なる。PCI-SIG は PCI Express を、UCIe Consortium はチップレット間接続を管理する。共通プロトコルはより多くの物理境界を越えられるが、統治は引き続き複数の専門組織が分担する。

Ethernet と独自ファブリックがアクセラレーター通信を競う

大規模 AI システムは、複数のインターコネクトを同時に使用する。PCIe はホストとデバイスを接続し、Ethernet はラック間のスケールアウトを担い、独自リンクは特定のアクセラレーター間通信を最適化し、CXL はメモリのセマンティクスを加える。

PCIe のロードマップは帯域幅と広範なエコシステムによって競争力を維持しようとしているが、すべての重要な通信が PCIe を通ることを証明するものではない。より妥当な見方は共存である。PCIe は汎用的な検出、管理、互換性を担い続け、ほかのファブリックが高負荷データの一部を処理する。

仮想化は、一つの物理エンドポイントを複数の方針境界へ変える

SR-IOV は、一つの物理デバイスに複数の仮想機能を公開させ、異なる仮想マシンやワークロードがネットワークカードまたはアクセラレーターを共有できるようにする。その後のモデルは、共有規模と柔軟性の拡大を目指している。

インターフェースだけでは分離を保証できない。デバイスファームウェア、IOMMU、ハイパーバイザー、ドライバー、オーケストレーションシステムが共同で関与する。一つの機能による資源圧迫が別の機能へ影響する場合があり、リセット範囲も利用者の想定より広いことがある。PCI-SIG は表現方法を定めるが、クラウド運用者が安全性と可用性を証明しなければならない。

Integrity and Data Encryption はインターコネクトにセキュリティを持ち込む

IDE は指定された Transaction Layer Packet を保護し、リンク上での盗聴、改変、再送攻撃を防ぐ。スイッチ、リタイマー、ケーブル、共有インフラを経由する場合には特に重要である。

IDE はエンドポイント、鍵、構成に依存し、新しい状態と診断上の難しさも加える。特定の攻撃対象領域を狭められるが、デバイス、ドライバー、ファームウェア、プラットフォーム全体を自動的に信頼できるものにはしない。

DOE と SPDM は、デバイスのセキュリティメッセージに標準経路を提供する

Data エンティティ Exchange は、メールボックスに似た構造化オブジェクトの転送方式を提供する。SPDM に関連する機能検出、認証、測定、鍵準備のメッセージを運ぶことができる。

転送方式があることは、完全な信頼を意味しない。証明書の発行と失効、測定値の解釈、製造工程、ファームウェア更新は DOE の範囲外である。PCI-SIG が通信経路を規定し、DMTF、デバイスベンダー、プラットフォームがほかの段階を補う。一度の交換成功だけでは、サプライチェーン全体の信頼性を証明できない。

TDISP は、信頼されたシステム内でデバイスインターフェースを分離するのに役立つ

Trusted Device Interface Security Protocol は、デバイスインターフェースを信頼実行環境へ安全に割り当てることを支援する。プラットフォームは、どのインターフェースを割り当てるのか、その状態、ほかのソフトウェアからの分離方法を把握する必要がある。

TDISP は、SPDM による検出と認証、IOMMU、ハイパーバイザー、ファームウェア、ハードウェアの信頼の基点に依存する。プロトコルが成功しても、デバイス内部のファームウェアに悪意あるコードがないことは証明できない。これは標準化された構成要素の一つであり、完全なデバイス認証ではない。

リンク保護では、ファームウェアやサプライチェーンを認証できない

IDE は転送中のパケットを保護し、TDISP は分離されたインターフェースの管理を支援する。どちらも、すべてのファームウェアを監査したり、各製造工程を検証したり、脆弱性管理に代わったりするものではない。

完全なセキュリティは、デバイス識別情報、証明書、鍵、更新、分離、復旧にも依存する。侵害されたエンドポイントは、正しく暗号化されていても有害な通信を送れる。PCI-SIG は一部の信頼関係を相互運用可能にするが、全体の責任は複数の組織に分散したままである。

適合性ワークショップは、仕様文言を限定的な試験マトリクスへ変える

仕様が論理的に一貫していても、異なるチームが異なる解釈をすることがある。適合性ワークショップでは、製品と試験装置を一か所に集め、電気特性、プロトコル、相互運用性を試験する。見つかった問題は、製品修正、試験手順の調整、仕様の明確化につながる。

試験合格には実質的な意味があるが、指定されたバージョンと条件にのみ適用される。ワークショップでは、すべてのマザーボード、BIOS、スイッチ、リタイマー、ケーブル、温度、ワークロードを再現できない。したがって、境界を持つ強い証拠ではあるが、普遍的な保証ではない。

試験装置とフィクスチャは、適合性を支える見えにくいサプライチェーンを形成する

高速試験には、オシロスコープ、ビット誤り率試験器、プロトコルアナライザー、リファレンスボード、ケーブル、フィクスチャ、ソフトウェアが必要である。試験ツールは仕様が変化している段階から設計されることが多く、試験ベンダーも実装エコシステムの一部である。

フィクスチャの遅れは市場全体を遅らせる。128または256 GT/s では、プローブ、コネクター、ディエンベディング手法の小さな違いも結果を変え得る。一世代の技術が商用段階へ入るのは、反復可能な形で製造し、測定できるようになってからである。

認定試験所は、認められた試験を受ける経路を広げる

Authorised Test Lab プログラムでは、第三者試験所が PCI-SIG の規則に従って指定試験を実施できる。ワークショップの日程、地理的位置、製品周期が合わない場合、ベンダーは別の経路で正式な証拠を得られる。

試験所の能力は、対応世代、フィクスチャ、試験範囲に左右される。プロトコル試験に合格しても、特定プラットフォームの電気的問題は排除できない。試験所は反復可能な試験の範囲を広げるが、ベンダー自身の検証や、運用者によるシステム適格性試験に代わるものではない。

適合性のコストは速度とともに上昇し、市場に参入できる企業にも影響する

世代が進むたびに、新しい SerDes、チャネルモデル、フィクスチャ、試験所の時間、専門人材が必要になる。大企業は何度も試作と試験を行えるが、小企業は一度しか機会を得られず、失敗すれば製品投入時期を逃す可能性がある。

正式な適合性は、小企業が調達者の信頼を得る助けにもなる。構造的な問題は、速度が上がるほど実装の正しさを証明するコストも高くなることにある。地域の試験所と教育は参入障壁を下げられるが、複数回の反復がもたらす資源上の優位をなくすことはできない。

Integrators List は試験完了を記録するが、普遍的な互換性を意味しない

関連要件に合格した製品は Integrators List に掲載される。調達者は、特定のコントローラー、カード、システムが特定時点で所定の手続きを完了したことを確認できる。

このリストは、掲載された全製品がすべてのホストと組み合わせて試験されたことを意味しない。ファームウェアは変化し、複数の適合部品が未試験のトポロジーを構成することもある。リストは有用な調達証拠だが、完成システムと大規模運用環境での検証を併用する必要がある。

商標規則は互換性に関する主張を制約するが、品質を保証しない

PCI-SIG は PCI と PCI Express の商標を管理する。ロゴ規則は、条件を満たさないベンダーが名称を無制限に使うことを防ぎ、共通インターフェースが市場で持つ意味を守る。

ロゴは、アプリケーションの遅延、性能、ファームウェアの安全性、長期信頼性を約束しない。規定範囲で資格を満たしたことだけを示す。商標管理は公の主張を改善できるが、買い手は試験の境界を理解する必要がある。

複数ベンダーのサーバーは、部品試験とプラットフォーム試験の間にある空白を露呈する

一台の AI サーバーは、ルートコンプレックス、スイッチ、リタイマー、アクセラレーター、ネットワークカード、ストレージを組み合わせる。各部品が単体で適合性試験に合格していても、完全な組み合わせが本番稼働前に一度も検証されていない場合がある。

障害は、リセット順序、ピアツーピア権限、分岐、ファームウェア間の相互作用、温度条件で発生し得る。部品の適合性は原因調査の範囲を狭めるが、プラットフォーム統合には代わらない。システムのモジュール化が進むほど、完全なトポロジー試験が重要になる。

運用者には、障害調査のためにトポロジー、ファームウェア、エラーのテレメトリーが必要である

従来の資産台帳は、見えているエンドポイントだけを記録し、経路上の各スイッチ、リタイマー、ケーブルを記録しないことが多い。リンク速度が低下したり、断続的にエラーが発生したりする場合、運用者は隠れたトポロジー、ネゴシエーション状態、ファームウェア版、エラー数を把握する必要がある。

PCI-SIG は報告機構を定義できるが、運用環境全体へどの情報を公開するかはサーバーベンダーが決める。クラウド運用者は、世代、レーン、訂正済みエラー、致命的エラー、リセット、ファームウェアを記録すべきである。共通リンクを独自ツールでしか診断できなければ、その相互運用上の価値は弱まる。

開発者会議は、非公開の草案を共有された実装知識へ変える

PCI-SIG は複数地域で Developers Conference と会員会議を開催し、新世代、適合性、セキュリティ、フォームファクター、実装経験を説明する。技術者が密度の高い仕様を単独で解釈する負担を軽減する。

講演は仕様本文ではなく、デモも全面的な導入を証明するものではない。本当の価値は、問題、事例、失敗経験という暗黙知を伝えることにある。これらはすべてを正式文書へ書き込むのが難しい。

AI インフラは PCI-SIG の重要性を高めると同時に、その限界も際立たせる

アクセラレーターが増えるほど、ベンダーをまたぐ組み合わせと高帯域接続の価値が高まり、PCIe のソフトウェア対応と後方互換性も魅力を増す。

同じ市場は限界も示す。電力、光技術、メモリ一貫性、チップレット、専用ファブリックは、ほかの組織やベンダーが扱う。PCI-SIG が重要性を増すのは、多数の部品が今も PCIe を通じて接続されるためである。同時に、最上位システム自体が複数インターフェースの組み合わせであるため、その権限には限界がある。

AI のスケジューリングは、サーバー名の背後にある隠れたトポロジーへますます依存している

スケジューラーには同一型番の GPU が複数見えるだけでも、実際のデバイスは異なるスイッチの背後にあり、異なるアップストリームを共有したり、別の CPU ソケットへ接続されたりしている場合がある。PCIe トポロジーは、データ移動、集合通信、ストレージ、ネットワークのコストに影響する。

プラットフォームは近接性を公開できるが、情報が常に完全または移植可能とは限らない。近接する GPU のベンチマークは、混雑したスイッチをまたぐ処理を代表しない。システムのモジュール化が進むにつれ、PCIe トポロジーはワークロード配置とコスト管理の一部になる。

監査済み財務情報の欠如が、組織資源の分析を制限する

PCI-SIG の継続性は、30年以上の歴史、繰り返し開催される行事、1,000社を超える会員、継続的な仕様策定から確認できる。しかし、公開資料には、完全な監査済み予算、準備金、収入構造、各ワーキンググループの費用がない。

この情報不足は重要である。仕様、法務、フィクスチャ、ワークショップ、商標、世界的な教育には長期資金が必要だからだ。また、組織が少数の大規模会員へどの程度依存しているかも外部から判断できない。既存の証拠は制度的な継続性を裏付けるが、詳細な財務判断には不十分である。

サプライチェーンの強靱性には、共通仕様だけでなく交換可能な実装が必要である

共通インターフェースがあれば、複数のベンダーがコントローラー、スイッチ、リタイマー、デバイスを供給でき、製造中断、製品終了、輸出規則の変更時に選択肢を増やせる。

交換は自動的には起こらない。ファームウェア、管理、消費電力、性能、故障モードは異なり、適格性試験のデータを元のベンダーだけが持つ場合もある。規格が作るのは交換の可能性にすぎない。組織は第二供給源、移植可能な診断、代替案の検証を事前に維持する必要がある。

世界共通のインターフェースも、サプライチェーンの地理的格差をなくしてはいない

コントローラー IP はある国で設計され、別の国で製造され、第三国でパッケージ化されて、さらに別の市場で使われる場合がある。地域会議と試験所は、この連鎖の調整に役立つ。

それでも、輸出規制、製造拠点の集中、言語、初期チップや試験装置への不平等なアクセスは残る。PCIe は世界的な技術文法だが、最新世代の製品を構築する能力は、地理的に偏在する半導体経済に依存している。

民間の標準化統治は、公共インフラにも影響を及ぼす

仕様は民間会員が策定するが、クラウド、病院、大学、金融システム、政府に影響する。コネクターやセキュリティの選択は世界のサプライチェーンに作用し、草案の日程はどの企業が市場へ参入できるかを左右する。

民間の標準化は通常、規制より専門性が高く迅速だが、アクセス、代表性、透明性の問題も生む。調査資料は不正行為を示していない。本当に議論すべきなのは、誰が早期に参加できるのか、どの制約が考慮されるのか、妥協点が非会員へどう説明されるのかである。

PCI-SIG の最も長く続く成果は、全面的な支配ではなく、制御可能な進化である

PCI-SIG は、信号、フォームファクター、セキュリティ、利用場面が変化し続けるなかでも、同じ接続アーキテクチャの有用性を保ってきた。PCI からシリアルの PCI Express へ進み、グラフィックス、ストレージ、ネットワーク、クラウド、AI へと広がった。

これは、現代のコンピューティング全体を所有しているという意味ではない。すべてのプラットフォームを保証せず、隣接規格を管理せず、すべてのアクセラレーター経路を決めるわけでもない。提供するのは、共通言語、変更手続き、範囲を限定した試験である。競合ベンダーの部品で構成されるサーバーにとって、この境界を持つ統治こそが PCI-SIG の価値である。