Resumen

  • NVM Express, Inc. es el consorcio industrial sin ánimo de lucro detrás de la familia de especificaciones NVMe. No produce SSD, controladores, conmutadores ni sistemas de almacenamiento.
  • NVMe sustituyó los supuestos seriales de la era de los discos duros por múltiples colas de envío y finalización en memoria, adecuadas para flash paralelo y CPU multinúcleo.
  • El mismo modelo de controlador, subsistema y espacio de nombres funciona localmente a través de PCIe o de forma remota mediante NVMe over Fabrics; TCP y RDMA presentan perfiles operativos diferentes.
  • NVMe 2.x es modular. El conjunto 2.4, publicado el 4 de agosto de 2026, coordina Base, los transportes PCIe/RDMA/TCP, NVMe-MI, Boot y varios conjuntos de comandos especializados.
  • El protocolo hace que la capacidad sea más componible, pero no define sistema de archivos, durabilidad, RAID, erasure coding, diseño de red, seguridad operativa ni consistencia de aplicaciones.

Un comando de almacenamiento puede salir del servidor sin cambiar su lenguaje básico

Una aplicación lee de un espacio de nombres PCIe local o de un subsistema remoto a través de una fabric. El medio, el controlador y la ruta cambian, pero el modelo de comandos permanece prácticamente igual.

Esta continuidad permite la desagregación. La capacidad puede agruparse y asignarse a los hosts según sea necesario, en lugar de integrar cada dispositivo en el servidor consumidor.

A ello se suman descubrimiento, red, multipath, autenticación, reconexión y nuevos dominios de error. NVMe convierte el almacenamiento en un servicio programable, no en un recurso sin topología.

El flash necesitaba un protocolo para la paralelización en lugar de la latencia mecánica

Las interfaces más antiguas reflejaban los discos duros y las colas estrechas. El flash puede procesar muchas operaciones en paralelo, mientras que los servidores tienen numerosos núcleos de CPU.

NVMe utiliza pares de colas de envío y finalización en memoria. El host escribe comandos, acciona los doorbells y recibe las finalizaciones por interrupción o sondeo. Varias colas reducen los bloqueos compartidos y pueden asignarse a los núcleos.

Sin embargo, el rendimiento depende del firmware, la topología PCIe, NUMA, la profundidad de cola, las interrupciones y la carga de trabajo. El nombre del protocolo no garantiza una latencia universal.

El consorcio separa la gobernanza del protocolo de la competencia de productos

El trabajo comenzó a finales de los años 2000; NVMe 1.0 apareció en 2011 y NVM Express, Inc. se fundó en 2014. Los miembros provienen de los mercados de CPU, medios, controladores, redes, nube y sistemas.

A la fecha de referencia, Amber Huffman, de Google, era presidenta; Curtis Ballard, de AMD, tesorero; y David Allen, de Microchip, secretario. La junta pública enumeraba trece representantes promotores.

El consorcio define contratos y cumplimiento. Los miembros siguen compitiendo en silicio, firmware, sistemas, soporte y rendimiento. La membresía no demuestra una implementación completa.

NVMe 2.0 dividió un documento en crecimiento en una familia modular

Varios transportes y modelos de datos hicieron que un solo documento fuera difícil de manejar. La reestructuración 2.0 de 2021 separó Base, los conjuntos de comandos y los transportes.

Así, TCP puede evolucionar sin reescribir cada comando; ZNS puede crecer sin cambiar cada controlador estándar. A cambio, surge una matriz de versiones más compleja.

El conjunto 2.4 del 4 de agosto de 2026 incluía Base 2.4, PCIe 1.4, RDMA 1.3, TCP 1.3, NVMe-MI 2.2, Boot 1.4, así como los conjuntos de comandos NVM, Key-Value, Zoned Namespace, Computational Programs y Simple Log Memory. «NVMe 2.4» no es un documento único.

Las colas de envío y finalización acercan el trabajo a los núcleos de la CPU

El host escribe comandos en las colas de envío; el controlador informa de los resultados en las colas de finalización. Los procesos o núcleos pueden usar sus propios pares y reducir la contención.

Los doorbells notifican trabajo nuevo. El sondeo puede reducir la latencia y ocupar la CPU; la coalescencia de interrupciones ahorra ciclos y puede aumentar el tiempo de espera. La profundidad de cola influye en la utilización y la latencia de cola.

Una cola más profunda no es automáticamente mejor. Puede ocultar la saturación y aumentar el tiempo de espera. La configuración correcta sigue la carga de trabajo.

Los controladores, subsistemas y espacios de nombres separan los extremos lógicos del medio

Un controlador proporciona colas y comandos. Un subsistema puede contener varios controladores. Los espacios de nombres representan capacidad lógica y pueden ser accesibles a través de varias rutas.

La identidad del host no corresponde así necesariamente a un SSD físico. Un array puede agrupar muchos medios y presentar espacios de nombres estables.

NVMe no determina la colocación de datos, la replicación ni la protección. RAID, erasure coding, thin provisioning y consistencia corresponden al sistema circundante.

Los comandos administrativos determinan el entorno de E/S

La cola de administración gestiona identificación, creación de colas, funciones, registros, firmware, espacios de nombres y seguridad. Crea el contexto para las lecturas y escrituras normales.

Un comando administrativo puede eliminar un espacio de nombres, activar firmware incorrecto o cambiar un estado de energía. Los permisos, la auditoría y el control de cambios son decisivos.

La separación entre administración y E/S mejora la arquitectura, pero no hace menos crítica la plano de control. En la fabric, ambos pueden depender de la misma red.

PCIe mantiene la ruta local cerca de la memoria y el hardware

NVMe sobre PCIe utiliza estructuras de memoria compartidas y registros de controlador en el bus local. Es la vía directa a los SSD y tarjetas del servidor.

La topología sigue siendo importante. Un dispositivo puede estar detrás de un conmutador PCIe, en otro socket NUMA o en lanes compartidas. La CPU, la memoria y el dispositivo deben estar ubicados de forma adecuada.

El número de unidades no basta como inventario. La latencia puede aparecer ya en el host antes de alcanzar el medio.

NVMe over Fabrics convierte una relación local en un servicio de red

NVMe-oF 1.0 y NVMe-MI 1.0 aparecieron el 9 de junio de 2016. NVMe-oF transporta cápsulas y datos a un subsistema remoto y crea colas a través de la fabric.

La capacidad puede agruparse y separarse del cómputo. Los hosts pueden intercambiarse sin mover los datos.

Para ello, NIC, conmutador, ruta, descubrimiento, controlador, autenticación y multipath entran en la ruta de datos. La red se convierte en parte del sistema de integridad de datos.

Los controladores de descubrimiento simplifican la conexión y crean una dependencia crítica

Los hosts consultan a los controladores de descubrimiento por subsistemas, direcciones y servicios. La configuración manual de cada target se vuelve innecesaria.

Información incorrecta o una falla puede bloquear nuevas conexiones o llevar al destino equivocado. Se requieren redundancia, caché, validación y protección de identidad.

El descubrimiento y la disponibilidad de datos no son lo mismo. Las sesiones existentes pueden continuar mientras los hosts nuevos no encuentran nada.

NVMe/TCP llevó las storage fabrics a redes IP comunes

El transporte TCP, estandarizado en 2019, mapea comandos y datos en conexiones TCP. Los operadores pueden usar Ethernet enrutada, herramientas IP y firewalls sin construir una fabric RDMA.

La accesibilidad tiene un coste en overhead. La pila TCP, las copias, las interrupciones y la CPU influyen en la latencia de cola. El kernel, el offload, el tamaño de transferencia y el ajuste son importantes.

El transporte añade framing y digests y puede usar TLS. El soporte de TLS no significa que TLS esté activado o se opere correctamente.

NVMe/RDMA busca baja latencia y exige disciplina de fabric

RDMA utiliza pares de colas, memoria registrada y offload de NIC para mover datos con menos intervención de la CPU. Esto resulta atractivo para HPC e IA.

RDMA no es una red uniforme. RoCE, iWARP y otros bindings tienen requisitos diferentes de congestión, pérdida, PFC, ECN y registro de memoria.

Un benchmark rápido no demuestra una operación sencilla. Los problemas de fabric aparecen como timeouts de almacenamiento y requieren conocimientos de red y sistema.

Multipath convierte la redundancia en una decisión del host

Un espacio de nombres puede ser accesible a través de varios controladores y rutas. El host decide sobre el equilibrio de carga y la conmutación por error. Asymmetric Namespace Access marca rutas optimizadas, no optimizadas o no disponibles.

Dos enlaces pueden compartir conmutador, controlador, alimentación o ruta. La independencia debe probarse con fallas reales.

Una política incorrecta mantiene una ruta deficiente demasiado tiempo o envía E/S por un camino lento. La redundancia es un comportamiento observado, no el número de puertos.

Las reservas coordinan el acceso compartido, pero no sustituyen el consenso

Las reservas de NVMe permiten que los hosts se registren y reserven un espacio de nombres para bloquear a escritores no autorizados. Ayudan en escenarios de clúster y conmutación por error.

No sustituyen el consenso de clúster ni la consistencia de aplicaciones. Un host caído puede dejar estado; el fencing debe impedir que los nodos antiguos escriban.

Una recuperación deficiente puede convertir la protección en fallas o corrupción.

La autenticación y TLS se vuelven importantes cuando el almacenamiento sale de PCIe

Un dispositivo local se beneficiaba de un límite físico implícito. En la red, iniciador y target deben demostrar identidades y proteger los canales.

NVMe define autenticación; TCP puede usar TLS. El resultado depende de claves, certificados, rotación, algoritmos y políticas. El soporte no equivale a un uso seguro.

El descubrimiento, el plano administrativo y el plano de datos deben considerarse en conjunto. Una identidad real puede seguir teniendo demasiados privilegios.

NVMe-MI crea un plano de gestión separado de la E/S de aplicaciones

NVMe Management Interface permite inventario, consulta de salud y ciertas acciones también fuera de la ruta de E/S principal.

Esto apoya el mantenimiento y la recuperación, pero añade una interfaz privilegiada. Las herramientas de gestión pueden leer información sensible o modificar dispositivos en masa.

NVMe-MI puede integrarse con Redfish. La integración no elimina los límites de responsabilidad entre estándares y fabricantes.

Zoned Namespaces hace visibles las limitaciones del medio para el software

ZNS divide la capacidad en zonas de escritura secuencial. La visibilidad para el host puede reducir la recolección de basura interna y mejorar la resistencia o la previsibilidad.

La ventaja requiere sistemas de archivos, bases de datos o capas de almacenamiento conscientes de las zonas. Una aplicación de bloques normal no se beneficia automáticamente.

ZNS muestra el intercambio: una mayor visibilidad del medio mejora la eficiencia y aumenta el requisito de portabilidad del software.

Key Value, Simple Log Memory y Computational Programs amplían el espacio de nombres

Los conjuntos de comandos especializados permiten acceso clave/valor, estructuras de registro simples o programas cercanos al almacenamiento. Su objetivo es reducir traducciones y movimiento de datos.

El uso depende de controladores, drivers, bibliotecas y aplicaciones. Una especificación no hace que la función sea universal.

Cuantas más opciones, más importantes son el descubrimiento de capacidades y el respaldo. La modularidad crea flexibilidad y una nueva matriz de mercado.

El cumplimiento aporta evidencia, pero no certifica el rendimiento de extremo a extremo

Los programas y talleres prueban interacciones concretas entre host y controlador y detectan desviaciones que el texto por sí solo no muestra.

Un listado no mide latencia, resistencia, recuperación ni seguridad en cada topología. Las funciones opcionales y las matrices de driver-firmware cambian.

Los compradores deberían usar el cumplimiento como suelo mínimo y probar sus propias cargas de trabajo, fallas y actualizaciones.

La desagregación separa la capacidad del host y redistribuye la responsabilidad

El almacenamiento local conectaba dispositivo, servidor y equipo de sistemas. Un pool remoto atiende a muchos consumidores y se asigna mediante software.

Los equipos de red, almacenamiento, plataforma, seguridad y aplicaciones comparten ahora los incidentes. La degradación de la fabric puede parecer un error de base de datos; los problemas de firmware, una pérdida de red.

La economía depende de la utilización y la capacidad operativa, no solo del precio por terabyte.

La IA convierte la latencia de almacenamiento en coste de cómputo

El entrenamiento carga conjuntos de datos, escribe checkpoints y mueve estado a gran escala. Cuando miles de aceleradores esperan, el tiempo de espera de almacenamiento resulta caro.

TCP, RDMA, multipath y espacios de nombres compartidos ofrecen arquitecturas diferentes. La congestión, la recuperación, los metadatos y el comportamiento de las colas deben formar parte de la selección.

El objetivo no es solo el rendimiento máximo, sino una latencia predecible de cola y recuperación durante cargas sincronizadas.

NVMe 2.4 muestra amplitud y presión de versiones

El conjunto coordina Base, transportes, boot, interfaz de gestión y conjuntos de comandos. NVMe es una pila, no una mera conexión de SSD.

Un host puede soportar Base 2.4 sin ningún conjunto de comandos; un controlador TCP puede tener funciones diferentes a las de un producto RDMA. Las declaraciones de soporte deben ser concretas.

Drivers, SO, firmware, transporte y herramientas de gestión forman una matriz que en la práctica es parte del protocolo.

NVMe hizo el almacenamiento componible, no simple

El contrato común reduce un punto de coste de cambio: los comandos y los espacios de nombres pueden sobrevivir a un cambio de PCIe a fabric o de proveedor a proveedor. La migración de datos, la seguridad, la observabilidad, la red y el soporte permanecen.

La ventaja es la separación entre protocolo y producto. El riesgo es ocultar arquitecturas muy diferentes bajo el mismo nombre.

El almacenamiento se vuelve programable y distribuido, pero sigue siendo un sistema de integridad que debe entenderse bajo fallas.